

21世纪全国本科院校电气信息类创新型应用人才培养规划教材



理论教学与实践动手能力培养有机融合 课内精讲与课外自主拓展学习有效结合







实用数字电子技术

主编 钱裕禄副主编 程菊花 梁 丰 杨亚萍参 编 洪群欢 王 阳 张巧文 胡俊杰 胡 江

内容简介

本书包含数字逻辑基础、组合逻辑电路、锁存器触发器、时序逻辑电路、脉冲波形的产生与变换、存储器与可编程逻辑器件、模数和数模转换共 7 章内容。本书将实用、理论与实践环节有机结合,侧重引导学生"学会学习",引入多个实例和应用案例,侧重应用能力培养。

本书可作为高等院校电子信息工程、电气工程、通信工程、电子科学与技术、自动化、机电一体化 及其他相关专业的本科或专科教材,也可作为自动化、通信、电子技术等行业的工程技术人员的参考书。

图书在版编目(CIP)数据

实用数字电子技术/钱裕禄主编. 一北京: 北京大学出版社, 2013.6 (21 世纪全国本科院校电气信息类创新型应用人才培养规划数样)

ISBN 978-7-301-22598-1

I. ①实… II. ①钱… III. ①数字电路—电子技术—高等学校—教材 IV. ①TN79 中国版本图书馆 CIP 数据核字(2013)第 116861 号

书 名: 实用数字电子技术

著作责任者: 钱裕禄 主编

责任编辑:郑双程志强

标准书号: ISBN 978-7-301-22598-1/TP · 1288

出版发行: 北京大学出版社

地 址: 北京市海淀区成府路 205 号 100871

网 址: http://www.pup.cn 新浪官方微博: @北京大学出版社

电子信箱: pup 6@163.com

电 话: 邮购部 62752015 发行部 62750672 编辑部 62750667 出版部 62754962

印刷者:

经 销 者:新华书店

787毫米×1092毫米 16 开本 15 印张 342 千字 2013 年 6 月第 1 版 2019 年 6 月第 3 次印刷

定 价: 30.00 元

未经许可,不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有, 侵权必究

举报电话: 010-62752024 电子信箱: fd@pup.pku.edu.cn

前 言

除传统意义上专业基础课的角色之外,数字电子技术如今已经成为一项面向实践的应用技术,因此"数字电子技术"课程的教学内容和教学方法必须从实践角度重新定位,尤其是在新的数字系统设计理念、技术和方法的应用上。根据学生实际特点、课程开设时间安排和学时分配等实际情况,在保证知识点有效贯彻的同时,如何充分调动学生的学习兴趣和主观能动性,怎样才能更好地培养他们的"成就感"和"问题质疑能力",如何设置实趣和主观能动性,怎样才能更好地培养他们的"成就感"和"问题质疑能力",如何设置实趣和节以及以什么样的模式来进行等都是需要综合考虑的。在本书编写过程中,编者充分考虑到了这一点。

在为后续相关专业课程打好专业基础知识的同时,本书编写过程中遵循的另一大原则是:通过各章节相关知识点的有机组合,使学生能独立完成一个实用数字系统的设计,如数字钟、数字跑表、数字频率计、交通灯控制器、多路抢各器、四位乘法器、数字抢各器、数字密码锁和数字定时器等,它们的共同点是主要部分均包括组合逻辑控制、时序及计数控制、数字显示实现和时钟源获取等,为此编者在编排本书时围绕这些内容展开,具体包括如下几个方面。

1. 组合逻辑控制

这部分控制应用非常普遍,尤其是在组合应用设计方面,例如,数字钟的定点报时和校正,多路抢答器中抢答逻辑控制和倒计时控制,交通灯控制器的逻辑控制实现等,这就需要第2章中相关内容来支撑了。典型组合集成芯片及其应用也是相当重要的部分。

2. 数字显示

这里主要考虑采用动态显示还是静态显示、采用共阳或共阴数码管显示还是采用 LCD 显示等,或者由此延伸的相应驱动芯片的选用和实现方法的采用等,这部分内容主要集中在第2章的"显示译码器"部分。

3. 时序及计数控制

在实用数字系统中,主要是指计数和分频相关部分。选择哪种计数器能更好地实现计数要求,具体时序如何控制,涉及分频的时候时序电路如何设置,综合起来更好实现优化设计等都是这部分所需要考虑的。

具体到内容设置中,锁存器和触发器是时序电路的基础要点,同时在按键消抖、分频等方面均有应用,第3章中着重讲述这些内容,而同步时序电路的分析和设计、集成时序电路应用等均放在第4章中,尤其是集成计数器及其应用。

4. 时钟源部分

这里涉及的知识点主要是数字脉冲如何获取,主要方法有555多谐振荡器产生或晶振 电路产生的脉冲经分频得到相应脉冲,这其中涉及硬件分频和软件分频实现等,这部分内容主要集中在第5章。

本书的具体章节编排次序是在上述基础上,充分考虑知识点学习的循序渐进过程展开 的。当然涉及的数字逻辑基础的基本要点、数字系统设计的趋势发展和模数基本实现等内



容方面,结合知识点规律进行了安排。

书中的"应用举例"和"软件仿真"部分是平时基本实验的内容。综合实验以完成项目的形式展开,主要在开放创新环节中完成。

为了更好地理解,下面以"交通灯控制器的设计与制作"为例来简要说明。设计指标如下。

- 1. 基本要求
- (1) 每个方向有两对灯,分别为红灯、绿灯。
- (2) 每个方向的绿灯、红灯的定时时间可以预设,一个方向绿灯亮时另一个方向红灯亮。
- (3) 绿灯、红灯顺序点亮,循环往复。
- (4) 控制器要自带时钟,为了使时钟精度和得到占空比为 50%的标准 IHz 时钟,最后的时钟通过分频得到。时钟脉冲源可以利用 555 电路或晶体振荡器产生。
 - (5) 计数器使用 CD4516、74161、74390, 如使用晶体振荡器需用到 CD4060 芯片。
 - (6) 为了接线方便,接线时绿灯、红灯的计数值只要求显示1~9,但要求初值可以预置。
 - (7) 红、绿灯的剩余时间用数码管显示,红、绿灯指示使用发光二极管。
 - ◇ 选做部分

绿灯在最后 3s 为闪烁, 0.5s 亮 0.5s 灭, 单独设计一个 2 位十进制减法计数器, 初值可以预置, 使定时时间可以是 2 位十进制数。

- 2. 提高要求
- (1) 每个方向有3盏灯,分别为红、黄、绿,配以红、黄、绿3组时间倒计时显示。
- (2) 每个方向的绿灯、黄灯的定时时间可以预设、绿灯亮时,在最后 3s 为闪烁, 0.5s 亮, 0.5s 灭, 一个方向的绿灯或黄灯亮时另一个方向的红灯亮。
 - (3) 每盏灯顺序点亮,循环往复,每个方向点亮顺序为绿灯、绿灯闪烁、黄灯、红灯。
- (4) 控制器要自带时钟,为了使时钟精度和得到占空比为50%的标准 1Hz 时钟,最后的时钟通过分频得到。时钟源可以用555 电路和晶体振荡器产生。
 - (5) 计数器使用 CD4516、74161、74390, 如使用晶体振荡器需用到 CD4060 芯片。
 - (6) 为了接线方便,接线时绿灯、黄灯的计数值只要求显示1~9但要求初值可以预置。
 - (7) 红灯显示时间与绿灯和黄灯的显示时间相对应,要求2位十进制数显示。
 - ◇ 选做部分

为了方便不懂二进制编码的人员设置预置时间,预置时间用9个开关设置,各个开关分别对应1~9数值,必须对各个开关的输入进行二进制编码。实际接线时,只要求选一路预置输入用9个开关,其余直接用二进制编码输入。

♦ 说明

以上功能可以适当改变,实验表达形式、选用元器件可以自己提出,条件许可可以提供。为了提高设计灵活性,可以设计多个原理图,自由选择元器件,实际接线可以选择容易实现的电路。

结合上述设计指标要求和实际应用情况,画出对应的交通灯运行状态分析图和交通灯运行控制模块图,分别如图 1 和图 2 所示。




图 2 交通灯运行控制功能模块图

显然,就这个实例而言,前述的四大模块知识点在这个综合应用设计得到了充分的运用。 当然,就"交通灯控制器"实现而言,除了前述的方法外,还有单片机控制实现、PLC 控制实现、FPGA 实现等,但从初步接触数字电路实现的角度来看,这么去做不矛盾,在 课程具体落实中,中小规模数字集成芯片实现和FPGA 芯片应用设计是同步展开的。

其他相关示例应用在此不再赘述,相关具体资料等详见 http://szljdl.js.zjwu.net/bbs。

本书在具体实现方法上,除了传统的手工分析和设计外,主要是引入了 Quartus II 7.2 的仿真分析和设计;在实现手段上主要是分立元件门电路、中小规模集成芯片应用和 FPGA 芯片应用 3 方面。这样的安排主要是便于理论和实践教学有机结合考虑,同时也是为了让学生在课外有效拓展知识点的应用。

本书在具体教学过程落实上,侧重知识点和实践有机结合,突出学生的"学"和教师的"导",教师精讲和学生学会"学"有机结合,如就"ASCII 码"这个知识点学习而言,



就以"阿姆斯特朗消息"为例,让学生参阅知识背景和课外动手翻译来展开"学"的过程。 著名的阿姆斯特朗消息(按从左到右的顺序):

0100010 1010100 1101000 1100001 1110100 0100111 1110011 0100000 1101111 1101110 1100001 1101110 0101100 0100000 1101111 1101110 1100101 0100000 1100111 1101001 1100001 1101110 1110100 0100000 1101100 1100101 1100001 1110000 0100000 1100110 $0101110\ 0100010\ 0100000\ 0100000\ 0101101\ 1001110\ 1100101\ 1101001\ 1101100\ 0100000$ 1000001 1110010 1101101 1110011 1110100 1110010 1101111 1101110 1100111 0101100 $0100000\ 1000001\ 1110000\ 1101111\ 1101100\ 1101100\ 1101111\ 0100000\ 0110001\ 0110001$ 本教材是在2005年(浙江万里学院)和2008年(浙江树人大学)分别立项的浙江省精品课 程《数字电子技术》建设的基础上,集课程建设团队力量共同完成的。本课程相关的研究 性教学改革、开放创新实践和过程有效落实等有机融合于本书和教学 BBS 中,也是浙江省 2013年度高等教育教学改革项目——"学、导、做、用"于一体的有效互动大课堂在电信 类课程教学中的创建与实践(项目编号: jg2013138)的有力支撑之一。结合课程教改创新实 践,围绕前述四大模块知识点的综合应用设计,课程组研制了基于 FPGA 芯片(Cyclone II) 的数字系统应用设计的板子 EDA-1(具体内容详见附录 A),作为浙江省教育厅科研项目(项 目编号: Y200805393)的主要成果之一,它在本课程的实验教学和开放创新实践环节得到

另外建设中形成的试卷库、课件、相关数字资源和研究性教学设计及实施方案等详见 教学 BBS: http://szljdl.js.zjwu.net/bbs,以及教学资源网 http://www.pup6.com。

由于编者的水平有限,书中疏漏之处在所难免,敬请广大读者批评指正。

了较好的应用,教材中有关 Ouartus II 7.2 的仿真分析和设计都是围绕这个展开的。

编者

目 录

第1章	数字逻辑基础 ······	· 1	2.2	编码器 · · · · · · 41
1.1	推制位只上教会位只	2		2.2.1 普通编码器 · · · · · 42
1.1	模拟信号与数字信号			2.2.2 优先编码器 · · · · · · 45
	1.1.1 模拟信号和设备		2.3	译码器50
	1.1.2 数字信号和设备			2.3.1 基本译码器 51
	1.1.3 模拟信号和数字信号间的相互 转换			2.3.2 显示译码器 57
	1000		2.4	数据选择器 63
1.2	数制与码制			2.4.1 基本数据选择器 · · · · · · · 64
	1.2.1 数制	-		2.4.2 8 选 1 数据选择器64
	1.2.2 数制转换		2.5	比较器68
	1.2.3 码制和数码转换		4	2.5.1 1位数据比较器68
1.3	逻辑门		17/7	2.5.2 4位数据比较器68
	1.3.1 与门	12	小结	70
	1.3.2 或门	13	习题	71
	1.3.3 非门	14	第3章、	锁存器触发器79
	1.3.4 常用的复合逻辑	13	# 0 F	现于西州五久时 //
	1.3.5 集成逻辑门的应用		3.1	锁存器 80
	逻辑函数及其表示	17	XX	3.1.1 RS 锁存器 ······ 80
1.5	逻辑代数基础	18		3.1.2 D 锁存器 ······85
	1.5.1 逻辑门的布尔表达式	713	3.2	触发器87
0.49	1.5.2 布尔代数的定律和规则			3.2.1 触发器的逻辑功能 · · · · · · · 88
1.6	逻辑函数的化简			3.2.2 触发器的电路结构
	1.6.1 逻辑函数的代数法化简			3.2.3 触发器之间的转换96
	1.6.2 逻辑函数的最小项表示		小结	99
	*1.6.3 逻辑函数的卡诺图法化简…		习题	100
			第4章	时序逻辑电路106
习题		29		
第2章	组合逻辑电路	32	4.1	时序逻辑电路的基本概念107
	AT A VIII AT THE ALL OF ALL OF THE ALL OF TH			4.1.1 同步和异步107
2.1	组合逻辑电路的分析和设计			4.1.2 米利型和穆尔型时序
	2.1.1 组合逻辑电路的分析			逻辑电路108
	2.1.2 组合逻辑电路的设计			4.1.3 时序逻辑功能的表示方法108
	2.1.3 组合逻辑电路中的"竞争"和			同步时序逻辑电路的分析111
	"冒险"现象	40	4.3	同步时序逻辑电路的设计114



	4.4	典型时	序集成芯片	及其应用…	117	6.2	可编程	逻辑器件184
		4.4.1	寄存器与移	位寄存器 …	117		6.2.1	简单 PLD · · · · · · · 188
		4.4.2	计数器		123		6.2.2	复杂 PLD189
	小结				139	小结		193
	习题				139	习题		193
第 5	章	脉冲	皮形的产生	与变换…	146	第7章	数模	和模数转换196
	5.1	555 定	时器及其应用	月	147	7.1	D/A 转	换器197
		5.1.1	555 定时器的				7.1.1	D/A 转换器的基本原理 ·····197
		5.1.2	单稳态触发				7.1.2	D/A 转换器的工作原理 ·····198
			施密特触发		154		7.1.3	D/A 转换器的主要技术指标和
		5.1.4	555 定时器				1	常用芯片201
			多谐振荡器			7.2	A/D \$5	换器202
			555 综合应历			X	7.2.1	A/D 转换器的基本原理 ······202
			其应用			111	J	A/D 转换器的分类 ·······204
						- KIT		
	习题				168	7	7.2.3	A/D 转换器的主要技术指标和
第6	章	存储	器与可编程	逻辑器件	175	小结		常用芯片······207
	6.1	RAM ?	∏ ROM ·····		176	习题		208
		6.1.1	RAM·····	X/X	177	附录A	基于(Quartus II 7.2 的数字电路
		6.1.2	ROM·····	1		XX	设计技	操作过程图解210
		6.1.3	半导体存储		X-177	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		
		6.1.4	存储器的扩	展	183	参考文献	ξ	227

第1章

数字逻辑基础

教 学 目 标 ___

本章内容主要是数字电路的基础知识,这些知识点在后续的内容学习中有至关重要的 作用,尤其是数制、码制转换,逻辑函数的表示和化简等。

通过本章的学习,使学生了解数字技术的发展及其应用,理解数字信号的定义,能区分数字信号和模拟信号,理解数字电路的特点、理解二进制数、十六进制数的特点及其表示,掌握二进制数与十进制数、十六进制数之间的相互转换,理解 BCD 码、格雷码、ASCII 码和奇偶校验码的特点及表示,掌握 8421BCD 码与十进制数之间的互相转化; 理解基本逻辑运算和复合逻辑运算的概念,掌握某逻辑符号、逻辑表达式和真值表等表示方法; 掌握逻辑函数及其表示方法, 理解逻辑代数基本公式和常用公式, 并能熟练应用; 理解代入规则、反演规则、对偶规则, 并能用反演规则和对偶规则分别进行求解; 理解逻辑变量和逻辑函数的概念, 掌握逻辑函数的概念, 掌握逻辑函数的标准。 掌握逻辑函数的标准。 建据逻辑函数的标准与一或表达式表示方法; 理解逻辑函数化简的意义和最简的含义; 掌握逻辑函数的标准与一或表达式表示方法; 理解逻辑函数化简的意义和最简的含义; 掌握逻辑函数的标准与一或表达式表示方法; 理解逻辑函数化简的意义和最简的含义; 掌握逻辑函数公式法化简,了解卡诺图法化简。

教学要求

知识要点	能力要求	相关知识
教制与码制	(1) 理解数制和码制的含义和表示	(1) 模拟信号与数字信号
蚁刊与四刊	(2) 掌握数制转换和码制转换	(2) 数制与码制
	(1) 理解逻辑门电路(基本的和复合的)	(1) 逻辑门
逻辑门和逻辑表示	(2) 熟悉逻辑门电路对应芯片	(2) 集成逻辑门电路的应用
	(3) 掌握逻辑函数表示方法	(3) 逻辑函数及其表示
	(1) 理解布尔代数的定律和规则	
逻辑函数的化简	(2) 熟悉逻辑函数化简的意义	(1) 逻辑代数基础
这种函数时化间	(3) 掌握逻辑函数的代数法化简	(2) 逻辑函数化简
	(4) 了解逻辑函数的卡诺图化简	



自言

自第二次世界大战以来,自然科学的任何一个分支对现代世界的发展所做的贡献都不如电子学。电子学促进了通信、计算机、消费产品、工业自动化、测试和测量以及卫生保健等领域的重大发展。

电子工业目前已经超过汽车和石油工业,成为全球最大的单一工业。2012 年全球消费 电子设备销售额首超 1 万亿美元。电子工业的最重要的发展趋势之一是,逐渐地从模拟电 于技术转移到数字电子技术,这种趋势始于 20 世纪 60 年代,到现在几近完成。实际上, 最近一次的统计结果表明,电子系统中平均 90%的电路是数字的,只有 10%是模拟的。

1.1 模拟信号与数字信号

电子技术中的数字电路可以帮助人类对信息数据进行分析处理,经过处理的信息数据可以保留于数字电路构成的存储器中或可用于存储数字信号的其他介质中,如人们所熟悉的磁盘、光盘等;数字系统只能用来处理离散信息,然而自然界中存在的信息大部分是以模拟信号的形式存在的,要对这部分信息进行处理,首先需要将模拟信号转换为数字信号,并对其编码后再提交给数字系统处理。数字电子电路由晶体管电路发展而来,这种电路结构简单,其输出信号随输入信号变化呈现两种电平;高电平和低电平(+5V 和 0V),可以用"1"和"0"表示。

模拟数据(Analog Data)是由传感器采集得到的连续变化的值,如温度、压力,以及目前电话、无线电和电视广播中的声音和图像。数字数据(Digital Data)则是模拟数据经量化后得到的离散的值,如在计算机中用二进制代码表示的字符、图形、音频与视频数据。

1.1.1 模拟信号和设备

不同的数据必须转换为相应的信号才能进行传输。模拟数据一般采用模拟信号 (Analog Signal),如用一系列连续变化的电磁波(如无线电与电视广播中的电磁波)或电压信号(如电话传输中的音频电压信号)来表示。

图 1-1(a)表示一个电子电路,旨在放大传声器检测到的语音信息。数据或信息表示的简单的方法之一是采用一个与表示的信息成正比例变化的电压。在图 1-1(a)表示的实例中,声波的音调和音量施加到传声器上,它们应控制传声器产生的电压信号的频率和幅度。传声器的输出电压信号应该是输入语音信号的模拟。因此,传声器产生的电子信号模拟(类似于)语音信号,语音的"音量或音调"的变化将使信号电压的"幅度或频率"产生相应的变化。

图 1-1(b)中,光检波器(或太阳能电池)将光能转化为电子信号。该信号表示检测到的 光的数量,因为电压幅度的变化使光能级强度(Light-Level Intensity)发生变化。同样,输出 电子信号模拟(类似于)输入端感知到的光能级。






图 1-1 模拟信号和设备 因此,图 1-1 表示两个模拟电路。图 1-1(a)中的传声器产生一个交流模拟信号,然后由交流放大器加以放大。传声器是一个模拟设备,而放大器是一个模拟电路。图 1-1(b)中的光检波器也是一模拟设备,然而它产生一个直流模拟信号,然后由直流放大器加以放大。

图 1-1 中的两个信号均是平滑而连续变化的。与它们所表示的自然量(声音和光)一致。 模拟电路通常称为线性电路,所谓线性就是指输出与输入成正比变化。

1.1.2 数字信号和设备

数字数据采用数字信号(Digital Signal)来表示,例如,用一系列断续变化的电压脉冲(可用恒定的正电压表示二进制数 1,用恒定的负电压表示二进制数 0)或光脉冲来表示。

键盘就是众多数字化设备之一,因此可以看到在键盘上按"i"键时,即把信息"i"编码成一组脉冲(1101001)。根据表 1-1 可知,"1101001"编码对应于 ASCII 码表中的小写字母"i"。

字符 b,	000	001	010	011	100	101	110	111
0000	NUL	DLE	SP	0	@	P	\	р
0001	SOH	DC1	!	1	A	Q	a	q
0010	STX	DC2	"	2	В	R	b	r
0011	ETX	DC3	#	3	С	S	c	s

表 1-1 ASCII 编码表



							9	表
字符 b,	000	001	010	011	100	101	110	111
0100	EOT	DC4	\$	4	D	T	d	t
0101	ENQ	NAK	%	5	Е	U	e	u
0110	ACK	SYN	&	6	F	V	f	v
0111	BEL	ETB	,	7	G	W	g	w
1000	BS	CAN	(8	Н	X	h	x
1001	HT	EM)	9	I	Y	i	у
1010	LF	SUB	*	:	J	Z	j	z
1011	VT	ESC	+	;	K	T.	k	{
1100	FF	FS	,	<	Ľ	1	1	
1101	CR	GS	-	= ,	M]	m	}
1110	so	RS		3/1	N	†	n	~
1111	SI	US	/ .	13/	0	-	o	DEL

使用二进制数字(简称位)的组合可以把信息表示成二进制码。这种代码称为数字信号。 现在,几乎所有的信息都是数字化的,即都被转化成二进制数据形式。几个相关术语介绍 如下。

- (1) 数字化: 把模拟信号转换为数字信号。
- (2) 数字信号: 由二进制数字构成的电子信号。
- (3) 二进制: 只有两种选择, 两种状态。
- (4) 二进制数字: 在二进制计数系统中为0或1。

图 1-2(a)所示为模拟万用表,指针在刻度上的偏移量是对被测电气性质大小的模拟。 图 1-2(b)所示为数字万用表,被测电气性质的大小用数字显示,这里的数字是十进制数字。



(a) 模拟万用表



(b) 数字万用表

图 1-2 模拟万用表和数字万用表

模拟万用表是一种使用校准刻度上的偏移量来指示测量值的万用表。 数字万用表是一种使用数字来指示测量值的万用表。

1.1.3 模拟信号和数字信号间的相互转换

为便于存储、分析和传输,常常需要将模拟信号转换为数字信号。

在数字电路中用数字 0、1 的编码来表示一个模拟量,这里的编码所指的是数字 0、1 的字符串,这样一种编码实际上就是二进制编码。数字信号一般通过对载波进行移相 (Phase Shift)的方法转换为模拟信号。计算机、计算机局域网与城域网中均使用二进制数字信号,目前在计算机广域网中实际传送的既有二进制数字信号,也有由数字信号转换而得到的模拟信号。但是更具应用发展前景的是数字信号。

下面通过图 1-3 来了解用数字表示模拟信号的过程。




图 1-3 模拟信号的数字表示

图 1-3(a)中取其中 A、B、C 三个取样点。以 B 点为例,该点的模拟电压为 3V,将其送入一个模/数转换器后可得到以数字 0、1 表示的数字电压,如图 1-3(b)所示。同样地也可以得到 A、C 点的数字编码。当信号的取样点数足够多时,原信号就可以被较真实地复制下来。当然,必要的时候还可以通过数/模转换器将已经数字化的信号还原成模拟信号,如图 1-4 所示。

模拟量的数字表示的一个很好的应用实例就是音频的录制, CD 和 DVD 的应用十分普及,已经被证明是录制和回放音乐的最佳方式。乐器和人类所发出的声音都是模拟信号,并且人耳接收的也是模拟信号,那么数字信号被安排在哪里?虽然看上去有些多余,但录制工厂还是将模拟信号转换成数字格式存储在 CD 或 DVD 上,用户可以利用 CD 或 DVD 播放器将数字电平转化成相应的模拟信号进行播放。






图 1-4 模拟声音到数字量的转化过程及其逆过程

A/D 转换器是一种把模拟输入信号转换成等效的数字输出信号的电路。D/A 转换器是一种把数字输入信号转换成等效的模拟输出信号的电路。

1.2 数制与码制

日常生活中经常会遇到计数问题,其中最常见的是十进制(Decimal,基数为10)形式,但其他数制也同样存在,如60秒为1分钟采用的是六十进制形式,而24小时为一天采用的是二十四进制形式。由于数字电路只可能是两个稳定状态,也就是说数字电路是以二进制数字逻辑为基础的,所以在数字系统中最常用的是二进制计数系统。本节将分析研究二进制计数系统,它是数字计算机电子电路使用的语言。为了充分理解这种全新的计数系统,我们将它与十进制计数系统,并让转让数

除二进制外,数字电子学还经常结合使用另外两种计数系统,即八进制(Octal,基数为8)计数系统和十六进制(Hexadecimal,基数为16)计数系统。

1.2.1 数制

1. 十进制计数系统

目前,世界各国各地区都广泛采用了十进制的统一计数系统,其计数符号1,2,3,…,9,0被称为阿拉伯数码。然而,如果认为这十个数码和这种计数系统是阿拉伯人发明的,那就错了,实际上,这项发明应归功于印度人。

公元 400 年,印度数学家最先发明了十进制计数和项目记录系统。8 世纪以后,印度的计数法传入了阿拉伯国家,欧洲人又从阿拉伯人那里学会了这种十进位值制和相应的数码。

在这长达 1000 年左右的传播过程中,数码的写法有了很大的变化,以致最后演变成我们现在熟悉的形式。欧洲人是从阿拉伯人那里见到这些数码的,所以称其为"阿拉伯数码"; 17 世纪以来,欧洲的数学在全世界占有统治地位,世界各国都向他们学习数学,因此"阿拉伯数码"也随之传开。

一种计数系统有别于另一种计数系统的关键特征是计数系统的基数。基数指明了可以 使用的数字个数。例如,十进制就是以10 为基数的计数体制,用0~9 这10 个数字来表



示,其计数规律是逢十进一。使用不同的计数系统时,可以在数值的后面加一个下标,以表明该数的基数。例如,12567₁₀是一个基数为10的数,而10110,是一个基数为2的数。

十进制数的每一个数码的位置决定了该数码的权。例如,1 本来只等于 1,而 3 个 0 左边的 1 等于 1000。一般地,任意十进制可以表示为

$$(N)_{\rm D} = \sum_{i=1}^{+\infty} K_i \times 10^i \tag{1-1}$$

式中, K_i 为基数为 10 的第 i 次幂的系数,它可以是 0~9 中的任何一个数字,这里下标 D 表示十进制。

例 1-1: $(542.6)_{10} = 5 \times 10^2 + 4 \times 10^1 + 2 \times 10^0 + 6 \times 10^{-1}$ 。

同理,如果将式(1-1)中的"10"用字母 R来代替,就可以得到任意进制数的表达式:

$$(N)_R = \sum_{i=1}^{+\infty} K_i \times R^i \tag{1-2}$$

式中,K, 为基数为第i 次幂的系数,根据基数R的不同,它的取值可以是 $0\sim R-1$ 中的不同数码。

- (1) 十进制计数系统: 以 10 为基数的计数系统。
- (2) 基数: 描述计数系统所用的数字个数。
- (3) 位权: 每一个数码的幂, 它与数码在数中的位置有关。
- (4) 最高有效数位(MSD): 一个数中最左边、位权最大的数字。
- (5) 最低有效数位(LSD): 一个数中最右边、位权最小的数字。
- (6) 复位和进位:某位数达到最大值时发生的一种运算。
- 2. 二进制计数系统

二进制(Binary)的计数规律为逢二进一,是以 2 为基数的计数体制,具体用 0 和 1 两个数字来表示。二进制数的位权图如图 1-5 所示。




图 1-5 二进制数的位权图

一般地,任意二进制数可表示为

$$(N)_{\mathbf{B}} = \sum_{-\infty}^{+\infty} K_i \times 2^i \tag{1-3}$$

实用数字电子技术

式中, K_1 为基数为 "2"的第i次幂的系数,它可以是 0 或者 1 中的任何一个数字,这里下标 B 表示二进制。

例 1-2: (101.01)₂=1×2²+0×2¹+1×2⁰+0×2⁻¹+1×2⁻²。

相关术语介绍如下。

二进制小数点: 用来分隔二进制数的整数部分和小数部分的符号。

1.2.2 数制转换

1. 十进制转换为二进制

二进制的优点有数字装置简单可靠,所用元件少:只有两个数码 0 和 1,因此它的每一位数都可用任何具有两个不同稳定状态的元件来表示;基本运算规则简单,运算操作方便。因此实际使用中多采用送入数字系统前用十进制,送入机器后再转换成二进制数,数字系统进行运算,运算结束后再将二进制转换成十进制供人们阅读,这就引出了十一进制之间的转换问题。

转换的规则是: 十进制数转换成二进制数时, 其整数部分除 2 取余; 小数部分乘 2 取整。

例 1-3: 将(18), 转换为二进制数。

解:该题的解题思想是不断地用 2 分解十进制整数,并将余数按得到的顺序由低位到 高位顺序排列,即可得到对应的二进制数。步骤为

所以, $(18)_{10} = (b_4b_3b_5b_1b_0)_2 = (10010)_2$, 。

例 1-4: 将 (0.706) 。转换成误差 ε 不大于 2^{-10} 的二进制小数。

解:

$$0.706 \times 2 = 1.412 \cdot \cdot \cdot \cdot \cdot b^{-1}$$

$$0.412 \times 2 = 0.824 \cdots b^{-2}$$

 $0.824 \times 2 = 1.648 \cdots b^{-3}$

$$0.648 \times 2 = 1.296 \cdot \cdot \cdot \cdot 1 \cdot \cdot \cdot \cdot b^{-4}$$

$$0.296 \times 2 = 0.592 \cdot \cdot \cdot \cdot \cdot b^{-5}$$

$$0.592 \times 2 = 1.184 \cdot \cdot \cdot \cdot \cdot 1 b^{-6}$$

$$0.184 \times 2 = 0.368 \cdot \cdot \cdot \cdot \cdot b^{-7}$$

$$0.368 \times 2 = 0.736 \cdot \cdot \cdot \cdot \cdot \cdot b^{-8}$$

$$0.736 \times 2 = 1.472 \cdot \cdot \cdot \cdot \cdot b^{-9}$$

最后一位小数 0.472 小于 0.5,根据"四舍五入"原则,则有 $0.0 \times 2 = 0 \cdots 0 \cdots b^{-10}$



所以 $(0.706)_{10} = (0.101101001)$, 误差 $\varepsilon < 2^{-10}$ 。

2. 十六进制计数系统和八进制计数系统

在计算机中经常采用十六讲制或八讲制数来表示二讲制数。

十六进制由 0, 1, …, 9, A, B, C, D, E, F 共 16 个数码组成,进位规则是逢十六进一,计数基数为 16, 其中 A \sim F 分别对应于十进制中的 10 \sim 15。十六进制数的一般表达式为

$$(N)_{16} = \sum_{-\infty}^{+\infty} K_i \times 16^i \tag{1-4}$$

式中, K_i 为基数为 "16" 的第i 次幂的系数,它可以是 0~9 或者 A~F 中的任何一个数字 或字母。

例 1-5: $(1B.2)_{16} = 1 \times 16^{1} + B \times 16^{0} + 2 \times 16^{-1}$ 。

八进制是"逢八进一",用 0~7 共 8 个数字来表示。八进制的一般表达式为

$$(N)_8 = \sum_{i=1}^{+\infty} K_i \times 8^i \tag{1-5}$$

式中, K_i 为基数为 "8" 的第 i 次幂的系数,它可以是 $0\sim7$ 中的任何一个数字。

例 1-6: $(17.05)_8 = 1 \times 8^1 + 7 \times 8^0 + 0 \times 8^{-1} + 5 \times 8^{-2}$

3. 十进制转为八进制、十六进制

十进制转制成十六进制、八进制的方法与十进制转制成二进制的方法相同。 例 1-7:将(179)。分别转换为八进制、十六进制数。

所以, (179)10 = (263)8,

$$(179)_{10} = (B3)_{16}$$
.

例 1-8: 将 (0.726)₁₀转换为八进制数(保留 6 位有效数字)。

$$0.726 \times 8 = 5.808 \cdots$$
 5 $0.808 \times 8 = 6.464 \cdots$ 6 $0.464 \times 8 = 3.712 \cdots$ 3 $0.712 \times 8 = 5.696 \cdots$ 5

 $0.696 \times 8 = 5.568 \dots 5$ $0.568 \times 8 = 4.544 \dots 4$

所以, $(0.726)_{10} \approx (0.563554)_8$ 。

4. 二进制与八进制、十六进制间转换

在具体二进制与十六进制的转换过程中,二进制转换为十六进制的,以小数点为基准,整数部分是"由右向左四位并一位",不足位的前添0,小数部分是"由左向右四位并一位",



不足位的后添 0;而十六进制转换为二进制的,则是"一位化四位"。二进制和八进制之间的转换规则与此类似,就是"三位并一位"和"一位化三位",平时同学们掌握这种转换规则即可。另外,十进制与十六进制转换中,可以考虑"乘权求和"方式,也可以考虑用二进制来作为过渡进行转换的方式。

例 1-9: 二进制转换成八进制、十六进制。

 $(100011001110)_2 = (100 \ 011 \ 001 \ 110)_2 = (4316)_8$ $(100011001110)_2 = (1000 \ 1100 \ 1110)_2 = (8CE)_{16}$ $(10.1011001)_2 = (010.101 \ 100 \ 100)_2 = (2.544)_8$ $(10.1011001)_3 = (0010.1011 \ 0010)_3 = (2.B2)_{16}$

例 1-10: 八进制、十六进制转换成二进制。 $(5.67)_8 = (101.110\ 111)_2 \qquad \qquad (3.A5)_{16} = (11.1010 \lfloor 0101)_2$

1.2.3 码制和数码转换

若所需编码的信息有N项,则需要用到二进制码的位数n应满足如下关系: $2n \ge N$ 。下面介绍几种常见的码。

1. BCD 码

BCD 码(Binary-Coded-Decimal)是一种以二进制编码的十进制码。这种编码仅仅使用4位二进制数来表示+进制数中的0~9 共10个数码。

8421 码是常见的一种 BCD 码,由自然二进制数 $0000(0)\sim1001(9)$ 来分别表示十进制数 $0\sim9$,是二进制数形式,实质依然是十进制数,只是表示不同罢了。二进制数码每位的 值称为权或位权,之所以称为 8421BCD 码,是因为其中 b0 位的权为 $2^0=1$,b1 位的权为 $2^1=2$,b2 位的权为 $2^2=4$,b3 位的权为 $2^3=8$ 。8421BCD 码属于有权码。

例 1-11: $(1001)_{8421BCD} = 1 \times 8 + 0 \times 4 + 0 \times 2 + 1 \times 1 = (9)_{10}$

2421 码是一种有权码,对应的b,、b,、b,和b,的权分别是 2、4、2 和 1。

5421 码也是有权码,它各位的权依次是5、4、2、1。

例 1-12: $(1011)_{2421RCD} = 1 \times 2 + 0 \times 4 + 1 \times 2 + 1 \times 1 = (5)_{10}$

2. 无权码

1) 余 3 码

余 3 码(Excess-3 Code)属于无权码,类似于 BCD 码,由于算术运算方面的优势经常在一些应用中使用。它是由 8421BCD 码加上 0011 形成的一种无权码,由于它的每个字符编码比相应的 8421 码多 3,故称为余 3 码。但是它仍然像 BCD 那样只用 10 个 4 位二进制编码(0011~1100),而(0000~0010)和(1101~1111)是非法码(即在余 3 码中不存在)。

例 1-13: (526)_{842IBCD} = (1000 0101 1001)_{余3号}。

2) 格雷码

格雷码(Gray Code)是一种无权的二进制码。这种编码以其发明者的名字命名,其目的是从一个码组按顺序进入下一个码组时只改变其中一个二进制数字,如图 1-6 所示。



对应的十进制数、4位二进制数和格雷码的表格如表 1-2 所示。 格雷码的特点如下。

(1) 任意两个相邻数所对应的格雷码之间只有一位不同, 其余位 都相同。

(2) 格雷码为镜像码。n 位格雷码的前、后 2"-1 位码字除首位不 同(前2"一位码字首位为0,后2"一位码字首位为1)外,后面各位互为 镜像。

2位格雷码



图 1-6 格雷码

表 1-2 格雷码表

	P4 . = 101 101 12 P4	
十进制	4 位二进制码	格雷码
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
43	1101	1011
14	1110	1001
15	1111	1000

3. ASCII 码

ASCII(American Standard Code for Information Interchange, 美国国家信息交换标准代 码)码是用7位二进制码来表示128个十进制、英文大小写字母、控制符、运算符以及特殊 符号, 常见的键盘上有它的应用。例如, 字符 "A" ~ "Z"的 ASCII 码值为(1000001), ~ (1011010),,表示成十六进制为(41),。(51),。它的编码表如表 1-1 所示。

每个7位 ASCII 码由一个表示行数的4位组和表示列数的3位组组成。例如,大写字 母 K 位于 100 列和 1011 行, 因此表示它的 ASCII 码是 1001011。

字母数字编码是一种用来表示字母表中的字母和十进制数的编码。

下面列出几种常见的二进制编码,如表 1-3 所示。



表 1-3 几种常见的二进制编码

十进制数	8421 码	2421 码	5421 码	余3码
0	0000	0000	0000	0011
1	0001	0001	0001	0100
2	0010	0010	0010	0101
3	0011	0011	0011	0110
4	0100	0100	0100	0111
5	0101	1011	1000	1000
6	0110	1100	1001	1001
7	0111	1101	1010	1010
8	1000	1110	1011	1011
9	1001	1111	1100	1100

1.3 逻辑门

在任意数字电子系统中,我们都可以发现用二极管和三极管和与遗野辑门电路。继而 又用逻辑门来构造触发器电路,而触发器又可用来构造寄存器,计数器以及各种其他电路。 然而,逻辑门是所有电子电路的基本构造块,它们的作用是控制二进制数据和二进制指令 的传输。

每个数字电路都使用逻辑门电路来操作二进制语言编码脉冲。这些逻辑门电路是用二 极管和三极管构成的,它们是最基本的判别元件。数字电路一般称为开关电路,因为它们 的控制设备(二极管和三极管)在开(On)和关(Off)之间切换。数字电路也称为二态电路,因 为它们的控制设备呈现两种状态之一:一种是饱和状态(全开),另一种是关闭状态(全关), 这两种状态用来表示 1 和 0 这两个二进制数。

总之,逻辑门接收高电压或低电压形式的输入,根据一组预先确定的规则判断这些输入组合,然后产生高电压或低电压形式的输出。之所以用"逻辑"这个术语,是因为输出是可预测的或者说是符合逻辑的,而之所以是用"门"这个术语,是因为只有某些输入组合才能"打开门的锁"。

逻辑门具有一个输出端,一个或多个输入端。数字电路中有与、或、非3种基本逻辑运算。运算是一种函数关系,可以用语句描述、逻辑表达式描述、表格(真值表)描述、图形符号(逻辑符号)描述和逻辑图描述等。


1.3.1 与门

与门(AND Gate)有两个或多个输入,但只有一个输出。图 1-7(a)所示为与门逻辑对应的 串联开关电路模型:只有当一件事(灯亮)的几个条件(开关 A 与 B 都接通)全部具备之后,这



件事(灯亮)才发生,这种逻辑关系称为与运算。图 1-7(b)所示为对应的串联开关电路功能表。设定逻辑变量并状态赋值: A 和 B 对应两个开关的状态,1 表示闭合,0 表示断开; Y 对应灯的状态,1 表示灯亮,0 表示灯灭。

图 1-7(c)所示的表格列出了两输入与门的所有可能的输入,这种表一般称为真值表或功能表。若用逻辑表达式来描述,则可写成 $L=A \cdot B$,逻辑符号如图 1-7(d)所示,与逻辑波形如图 1-7(c)所示。



与之相关的术语介绍如下。

- (1) 与逻辑、当决定某一个事件的全部条件都具备时,该事件才会发生,这样的因果 关系称为与逻辑。
 - (2) 与门: 一种只有在所有的输入都是高电压时才会输出高电压的逻辑门。
 - (3) 真值表: 用来说明一个器件对所有可能的输入组合的反应的表。


1.3.2 或门

或门(OR Gate)有两个或多个输入,但只有一个输出。图 1-8(a)所示为与门逻辑对应的 并联开关电路模型:只要一件事(灯亮)的几个条件(开关 A、B 接通)中的一个条件具备之后,这件事(灯亮)就发生,这种逻辑关系称为与运算。图 1-8(b)所示为对应的并联开关电路功能表。图 1-8(c)所示为或逻辑的真值表。用逻辑表达式来描述,则可写成 L=A+B,逻辑符号如图 1-8(d)所示,或逻辑被形如图 1-8(e)所示。

与之相关的术语介绍如下。

- (1) 或逻辑: 决定某一事件的所有条件中,只要有一个具备,该事件就会发生,这样的因果关系称为或逻辑。
 - (2) 或门:一种逻辑门,任一输入为高电压,其输出便为高电压。






1.3.3 非门

非门(NOT Gate)只有一个输入,一个输出。图 1-9(a)所示为非门逻辑对应的开关电路模型,只要开关不接通,这件事(灯亮)就发生,这种逻辑关系称为非运算。图 1-9(b)所示为对应的开关电路功能表。图 1-9(c)所示为非逻辑的真值表。用逻辑表达式来描述,则可写成 $L=\overline{A}$,逻辑符号如图 1-9(d)所示,非逻辑波形如图 1-9(e)所示。

图 1-8 或门



与之相关的术语介绍如下。

(1) 非逻辑:某一条件具备了,事情不会发生;而此条件不具备时,事情反而发生,这种逻辑关系称为非逻辑或逻辑非。

(2) 水泡: 用来表示反向功能的小圆圈符号。

1.3.4 常用的复合逻辑

除了上述的与、或和非 3 个基本逻辑运算外,还有与非、或非、异或和同或等复合逻辑运算,在平时也较为常用的。

1. 与非门

"与"和"非"的复合运算称为与非运算,表达式为 $L = \overline{A \cdot B}$,其真值表和逻辑符号分别如图 1-10 所示。




图 1-10 与非门

与非门是一种非-与(NOT-AND)逻辑门电路,只要有一个输入是低电平,输出就是高电平。

2. 或非门

"与"和"非"的复合运算称为与非运算,表达式为 $L=\overline{A+B}$,其真值表和逻辑符号分别如图 1-11 所示。




图 1-11 或非门

或非门是一种非-或(NOT-OR)逻辑门电路,只要有一个输入是高电平,输出就是低电平。

3. 异或门

所谓异或运算是指两个输入变量取值相同时输出为 0,取值不相同时输出为 1。逻辑 表达式为 $L=A\oplus B=\overline{A}B+A\overline{B}$,其真值表和逻辑符号分别如图 1-12 所示。






图 1-12 异或门

异或门: 只有输入奇数个高电平时,输出才是高电平。

4. 同或门

所谓同或运算是指两个输入变量取值相同时输出为 1, 取值不相同时输出为 0。逻辑表达式为 $L=A\odot B=\overline{A} \cdot \overline{B} + AB$, 其真值表和逻辑符号分别如图 1-13 所示。




图 1-13 同或门

同或门: 只有输入偶数个高电平时,输出才是高电平。

1.3.5 集成逻辑门的应用

集成逻辑门电路的种类繁多,有反相器、与门和与非门、或门和或非门、异或门等,所有的逻辑门都有对应不同的 TTL 系列和 CMOS 两大类集成电路,它是数字电路中应用十分广泛的最基本的一种器件。TTL 与非门对电源电压要求较严,一般为 5V±10%,阈值电压约为 1.4V。CMOS 集成电路电源电压工作范围较宽(通常为 3~18V),阈值电压 U_{τ} 近似等于 $U_{DD}/2(U_{DD})$ 为电源电压),所以提高电源电压是提高 CMOS 器件抗干扰能力的有效措施。CMOS 器件功耗小,易于实现大规模集成,所以近年来发展很迅速,但其工作速度比 TTL 电路低。

由于 TTL 集成电路生产工艺成熟、产品参数稳定、工作可靠、开关速度快,因此获得了广泛应用。它主要包括标准型(N-TTL)、高速型(H-TTL)、低功耗型(L-TTL)、肖特基型(S-TTL)、低功耗肖特基型(LS-TTL)等。我国 TTL 系列产品型号较多,有 T4000、T3000、T2000等。 国外 TTL 产品主要有美国得克萨斯公司 SN74/54 系列、美国摩托罗拉公司MC74/54 系列、日本日立公司 HD74 系列产品等。



TTL 电路只要型号一致, 其功能、性能、管脚排列和封装形式就一致。以双列直插式 封装的 TTL 电路芯片为例, 其管脚的识别方法为: 将集成块的正面(印有集成电路型号标 记)对着使用者, 集成电路上的标识字向上(或表面的半圆形凹口向上), 左上脚为 1 脚, 按 逆时针方向顺序排布其管脚。

具体对应芯片的讲解等将在实践教学环节详细展开。

1.4 逻辑函数及其表示

在讨论了与、或、非3种基本逻辑运算后,下面将从工程实际出发,提出逻辑命题,然后用真值表加以描述,从真值表中可以写出逻辑函数。一般来说,一个比较复杂的逻辑电路,往往是受多种因素控制的,即有多个逻辑变量,输出逻辑变量与输入逻辑变量之间的关系通常使用逻辑函数来描述。

输入逻辑变量和输出逻辑变量之间的函数关系称为逻辑函数,写作

$$Y = F(A, B, C(D\cdots))$$

其中A、B、C、D为有限个输入逻辑变量,F为有限次逻辑运算(与、或、非)的组合。表示逻辑函数的方法有真值表、逻辑函数表达式、逻辑图和波形图。

例 1-14: 图 1-14 所示为控制楼梯照明灯的电路示意图,两个单刀双掷开关 A 和 B 分 别安装在楼上和楼下。无论在楼上还是在楼下都能单独控制开灯和关灯。设灯为 L ,L 为 1 表示灯亮,L 为 0 表示灯灭。开关 A 和 B 用 1 表示开关向上扳,用 0 表示开关向下扳。




图 1-14 控制楼梯照明灯电路与真值表

1. 真值表

真值表是将输入逻辑变量的所有可能取值与相应的输出变量函数值排列在一起而组成的表格。1 个输入变量有 0 和 1 两种取值, n 个输入变量就有 2* 个不同的取值组合。

图 1-14(a)所示逻辑可写成真值表,如图 1-14(b)所示。

? 逻辑表法式

按照对应的逻辑关系,把输出变量表示为输入变量的与、或、非3种运算的组合,称之为逻辑函数表达式(简称逻辑表达式)。

由真值表可以方便地写出逻辑表达式。方法:找出使输出为1的输入变量取值组合;



取值为 1 用原变量表示,取值为 0 的用反变量表示,则可写成一个乘积项;将乘积项相加即得。所以有 $L=A \odot B = \overline{A \cdot B} + AB$ 。

3. 逻辑图

用相应的逻辑符号将逻辑表达式的逻辑运算关系表示出来,即可画出逻辑函数的逻辑图。

上述例子用逻辑图表示,结果如图 1-15 所示。




图 1-15 控制楼梯照明灯电路的逻辑图

1.5 逻辑代数基础

1854年, 乔治·布尔发明了一种符号逻辑, 将数学与逻辑联系在一起。布尔的逻辑代数(现在称为布尔代数)规定, 每个变量(输入或输出)只能取两个值或两种状态之一, 即真或假。

在 1938 年以前,布尔代数一直没有任何实际应用,直到克劳德·香农在 MIT(麻省理工学院)论文中用它来分析电话交换电路。他在 MIT 论文中描述了如何用布尔代数的两个变量(真和假)来表示开关继电器的两个状态(断开和接通)。

现在,半导体开关替代了机械继电器,然而布尔代数仍然可以以一种方便的数学格式 来表示简单的和复杂的二态逻辑函数。逻辑函数的这些数学表达式使技术人员更容易分析 数字电路,并且成为工程师的一种主要设计工具。通过使用布尔代数,可以使电路更简单、 更廉价、效率更高。

1.5.1 逻辑门的布尔表达式

非运算(逆运算)表达式:在布尔代数中,用字母上的短横"-"表示非运算,例如, $Y=\overline{A}$ (读作 Y等于 A 非)。

或运算(布尔加)表达式: 在布尔代数中,用"+"表示或运算,例如,Y=A+B(读作Y等于A或B)。

与运算(布尔乘)表达式:在布尔代数中,用"•"表示与运算,例如, $Y=A \cdot B$ (读作 Y等于 $A \in B$)。

或非运算表达式: 在布尔代数中, 例如: $Y = \overline{A+B}$ (读作 Y 等于 A 或非 B)。



与非运算表达式: 在布尔代数中, 例如: $Y = \overline{A \cdot B}$ (读作 Y等于 A 与非 B)。

异或运算表达式:在布尔代数中,用" \oplus "表示异或运算,例如, $Y=A\oplus B$ (读作 Y等于A 异或 B)。

1.5.2 布尔代数的定律和规则

1. 基本定律

布尔代数使用的许多定律与普通代数相同,因此布尔代数有交换律、结合律和分配律 3个定律。

2. 基本规则

- (1) 或门规则。A+0=A,A+1=1,A+A=A, $A+\bar{A}=1$ 。
- (2) 与门规则。 $A \cdot 1 = A$, $A \cdot 0 = 0$, $A \cdot A = A$, $A \cdot \bar{A} = 0$
- (3) 双重否定规则。 A = A。
- (4)代入规则。在任何一个逻辑等式中,如果将等式两边出现的某变量A都用一个函数代替,则等式依然成立,这个规则称为代入规则。代入规则可以扩展所有基本定律的应用范围。

例 1-15: 已知基本表达式之一为 $\overline{A+B} = \overline{A \cdot B}$, 如果令 B=B+C,则有 $\overline{A+(B+C)} = \overline{A \cdot (B+C)} = \overline{A \cdot B \cdot C} = \overline{A \cdot B \cdot C}$ 同理可以得到: $\overline{A+B+C+\cdots} = \overline{A \cdot B \cdot C}$ …。

(5) 反演规则。根据摩根定律,求一个逻辑函数 L 的非函数 L 时,可以将 L 中的与(•) 换成或(+)、或(+)换成与(•);再将原变量换为非变量(如 A 换成 A),非变量换为原变量;并将 1 换成 0、0 换成 1;那么所得逻辑函数式就是 L,这个规则称为反演规则。

运用反演规则时必须注意:保持原来的运算优先顺序,即如果在原函数表达式中,A、B 之间先运算,再和其他变量进行运算,那么在非函数的表达式中,仍然是A、B 之间先运算。对于反变量以外的非号应保留不变。

例 1-16: 求 $L = \overline{AB} + CD + 0$ 的非函数 \overline{L} 时,参照上述法则和注意事项,可得:

$$\overline{L} = (A+B) \cdot (\overline{C}+\overline{D}) \cdot 1 = (A+B) \cdot (\overline{C}+\overline{D})$$
,但不能写成 $\overline{L} = A+B\overline{C}+\overline{D}$ 。

(6) 对偶规则。所谓对偶规则是指当某个逻辑恒等式成立时,则其对偶式也成立。如果 L 是一个逻辑表达式,如把 L 中的与(•)换成或(+),或(+)换成与(•); 1换成 0, 0换成 1,那么就得到一个新的逻辑函数式,这就是 L 的对偶式,记作 L'。例如, $L=(A+\overline{B})(A+C)$,则有 $L'=A*\overline{B}+A*C$ 。变换时仍需注意保持原式中先与后或的顺序以及反变量以外的非号应保留不变。

利用对偶规则,可从已知公式中得到更多的运算公式,如吸收律 $A+\overline{A}B=A+B$ 成立,则它的对偶式 $A(\overline{A}+B)=AB$ 也是成立的。

基本定律和恒等式如表 1-4 所示。

表 1-4 基本定律和恒等式

名称	或	与	非				
甘本产体	A+0=A $A+1=1$	$A \cdot 0 = 0$ $A \cdot 1 = A$	=				
基本定律	$A + A = A$ $A + \overline{A} = 1$	$A \cdot A = A$ $A \cdot \overline{A} = 0$	A = A				
结合律	(A+B)+C=A+(B+C)	(AB)C = A(BC)					
交换律	A+B=B+A	AB=BA					
分配律	A(B+C)=AB+AC	A+BC=(A+B)(A+C)					
反演律 (摩根定律)	$\overline{A \cdot B \cdot C \cdots} = \overline{A} + \overline{B} + \overline{C} + \cdots$	$\overline{A+B+C\cdots}=\overline{A}$	$\overline{B} \bullet \overline{C} \bullet \cdots$				
吸收律	$A+AB=A$ $A(A+B)=A$ $A+\overline{AB}=A+B$ $(A+B)(A+C)=A+BC$						
其他常用恒等式	$(A+B)(A+C) = A+BC$ $AB + \overline{AC} + BC = AB + \overline{AC}$ $AB + \overline{AC} + BCD = AB + \overline{AC}$						

对于表中所列的定律的证明,最有效的方法就是检验等式左边的函数与右边函数的真 值表是否吻合,即真值表证明法。通常,基本恒等式用真值表法来证明,而其他基本定理 等表达式可以利用前面的恒等式来推导证明。

例 1-17: 试证明 $AB + \overline{AC} + BC = AB + \overline{AC}$ 成立

证明:

$$AB + \overline{A}C + BC = AB + \overline{A}C + (A + \overline{A})BC$$

$$= AB + \overline{A}C + ABC + \overline{A}BC$$

$$= AB(1+C) + \overline{A}C(1+B)$$

$$= AB + \overline{A}C$$

所以左式=右式,即原等式成立。

问题思考

- 1. 逻辑代数与普通代数有何异同? 为什么说逻辑等式都可以用真值表证明?
- 2. 试求函数 $L = A + B\overline{C} + D + \overline{E}$ 的非函数 \overline{L} 和对偶式 L' 。
- 3. 已知逻辑函数表达式 $L = \overline{ABCD}$, 用二输入与非门画出该式的逻辑电路图。
- 4. 已知逻辑函数 L = AB + AC, 画出实现该式的逻辑电路图, 限用与非门实现。

1.6 逻辑函数的化简

为什么要进行逻辑函数化简?怎样才算是"最简"表达式?化简有哪些方法?带着这些问题我们来学习本节的内容。



进行逻辑函数化简的目的是用最少的器件来实现它们,从而降低成本和提高数字系统 的可靠性。逻辑函数化简中并没有严格的具体原则,通常遵循以下几条,逻辑电路所用的 门最少,各个门的输入端要少,逻辑电路所用的级数要少;逻辑电路能可靠地工作。逻辑 函数的化简方法有很多,其中最常见的为代数法化简和卡诺图法化简,下面结合具体实例 来介绍这两种方法。

1.6.1 逻辑函数的代数法化简

既然可以得到逻辑函数的最简"与-或"表达式,那么也可以用公式变换等得到其他 类型函数式,如"与非-与非"式、"或-与"式、"或非-或非"式和"与-或非"式等,这 里介绍最简"与-或"式的化简。

最简"与-或"式主要有两个特点:与项最少,每个乘积项中变量个数最少。

这里的代数法化简主要是通过并项、消项和配项等方法的综合运用来实现的。化简没有捷径,重要的是"观察"和"熟练",下面通过具体实例来说明化简的要领。

例 1-18: 试用代数法把下列函数表达式化简成最简"与一或"式。

(1)
$$L_1 = AB + CD + A\overline{B} + \overline{C}D$$
.

(2)
$$L_1 = A\overline{B}C + A\overline{B} \cdot \overline{C}$$

(3)
$$L_3 = \overline{A}BC + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C} + AB\overline{C}$$

(4)
$$L_4 = \overline{B} + AB + A\overline{B}CD$$

(5)
$$L_s = A\overline{C} + AB\overline{C}D(E+F)$$

(6)
$$L_6 = A\overline{B} + \overline{A}B + ABCD + \overline{A} \cdot \overline{B}CD$$

(7)
$$L_7 = AB + \overline{A}CD + BCDE$$

(8)
$$L_8 = AB\overline{C} + \overline{A}D + CD + BD$$

(9)
$$L_0 = AC + \overline{A}D + \overline{B}D + B\overline{C}$$

$$\mathbf{\widetilde{R}}: (1) \quad L_1 = AB + CD + A\overline{B} + \overline{C}D$$

$$= \underline{AB} + \underline{CD} + \underline{AB} + \overline{\underline{CD}}$$

$$= A(B + \overline{B}) + D(C + \overline{C})$$

$$= A \cdot 1 + D \cdot 1$$

$$= A + D$$

(2)
$$L_2 = A\overline{B}C + A\overline{B} \cdot \overline{C}$$

= $A\overline{B}(C + \overline{C}) = A\overline{B}$

(3)
$$L_3 = \overline{A}BC + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C} + AB\overline{C}$$

 $= \overline{A}BC + \overline{A}B\overline{C} + \underline{A}\overline{B} \cdot \overline{C} + \underline{ABC}$
 $= \overline{A}B(C + \overline{C}) + A\overline{C}(\overline{B} + B)$
 $= \overline{A}B + A\overline{C}$



实用数字电子技术

$$(4) L_4 = \overline{B} + AB + A\overline{B}CD$$

$$= \overline{B} + AB + \underline{ABCD}$$

$$= \overline{B}(1 + ACD) + AB$$

$$= AB + \overline{B}$$

$$= A + \overline{B}$$

(5)
$$L_s = A\overline{C} + AB\overline{C}D(E+F)$$

= $A\overline{C}(1 + BD(E+F)) = A\overline{C}$

(6)
$$L_6 = A\overline{B} + \overline{A}B + ABCD + \overline{A} \cdot \overline{B}CD$$

 $= A\overline{B} + \overline{A}B + \underline{ABCD} + \overline{A} \cdot \overline{B}CD$
 $= A\overline{B} + \overline{A}B + (AB + \overline{A} \cdot \overline{B})CD$
 $= A\overline{B} + \overline{A}B + \overline{A}B + \overline{A}B + \overline{A}B \cdot CD$
 $= A\overline{B} + \overline{A}B + CD$

(7) $L_{\gamma} = AB + \overline{A}CD + BCDE$ $= \underline{A}B + \overline{\underline{A}}CD + BCDE$ $= AB + \overline{A}CD$

(8)
$$L_s = AB\overline{C} + \overline{A}D + CD + BD$$

 $= \underline{ABC} + \overline{A}D + CD + BD$
 $= A\overline{C} \cdot B + (\overline{A} + C)D + BD$
 $= \underline{AC} \cdot B + \overline{AC} \cdot D + BD$
 $= AB\overline{C} + \overline{A}D + CD$

——并项、消功

(9)
$$L_9 = AC + \overline{A}D + \overline{B}D + B\overline{C}$$

 $= \underline{AC + BC} + \overline{AD + BD}$
 $= AC + B\overline{C} + \underline{AB} + (\overline{A} + \overline{B})D$ ——配項、消项
 $= AC + B\overline{C} + AB + D$
 $= AC + B\overline{C} + D$

通过这些例题和化简过程,大家可以逐渐掌握化简的要领,方法掌握的关键是多练、 多观察和多总结。

问题思考

- 1. 试用代数法把下列函数表达式化简成最简"与-或"式。
- (1) $L_1 = AB\overline{C} + \overline{ABC} \cdot \overline{AB}$.
- (2) $L_2 = A\overline{B} + B\overline{C} + \overline{B}C + \overline{A}B$



- (3) $L_s = AD + A\overline{D} + AB + \overline{AC} + BD + A\overline{B}EF + \overline{B}EF$
- (4) $L_A = AB + A\overline{C} + \overline{B}C + \overline{C}B + \overline{B}D + \overline{D}B + ADE(F + G)$.
- 2. 已知逻辑函数表达式为 $L = ABD + \overline{A} \cdot \overline{B} \cdot \overline{C} + ABD + \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot D + \overline{A} \cdot \overline{B} \cdot \overline{C}$ 。
- (1) 试写出其最简"与-或"表达式,并画出相应的逻辑图;
- (2) 画出仅用"与非"门表示的逻辑图。

1.6.2 逻辑函数的最小项表示

1. 最小项的基本概念

2. 最小项的性质

为了分析最小项的性质,表 1-5 列出 3 个变量的所有最小项的真值表。

	Α	В	С	ABC	ĀBC ∢	ABC	ABC	ABC	ABC	AB℃	ABC
_	0	0	0	1	9	0	0	10	0	0	0
	0	0	1	0	W	0	0	0	0	0	0
	0	1	0	0 🔪	0	1	0 1	10	0	0	0
	0	1	1	0	-0	0	V.	0	0	0	0
	1	0	0	0	0	0	0	1	0	0	0
	1	0	1	0	0	0	- 0	0	1	0	0
	1	1	0	> 0	0	0 7	0	0	0	1	0
	1	1	1./	0	0	0	0	0	0	0	1

表 1-5 3个变量所有最小项真值表

由此可见,最小项具有下列性质:对于任意一个最小项,只有一组变量取值使得它的值为1,而在变量取其他各组值时,这个最小项的值都是0;不同的最小项,使它的值为1的那一组变量取值也不同;对于变量的任一组取值而言,任意两个最小项的乘积为0;对于变量的任一组取值而言,全体最小项之和为1。

3. 最小项的编号

最小项通常用 m_0 表示,下标i 即最小项编号,用十进制数表示。以ABC为例,因为它和011 相对应,所以就称ABC是和变量取值011 相对应的最小项,而011 相当于十进制中的3,所以把ABC记为m,。

4. 逻辑函数的最小项表达式

利用逻辑代数的基本公式,可以把任一个逻辑函数转化成一种典型的表达式,这种典型的表达式是一组最小项之和,称为最小项表达式,也称标准与或式。下面举例说明把逻



辑表达式展开为最小项表达式方法。

例 1-19: 将 $L(A,B,C) = AB + \overline{AC}$ 转化成最小项表达式。

这时可利用 $A+\overline{A}=1$ 的基本运算关系,将逻辑函数中的每一项都转化成包含所有变量 A、B、C 的项、然后再用量小项表示出来、则

 $L(A,B,C) = AB(C+\overline{C}) + \overline{A}C(B+\overline{B}) = ABC + AB\overline{C} + \overline{A}BC + \overline{A} \cdot \overline{B}C = \sum m(1,3,6,7),$ 即为所录。

*1.6.3 逻辑函数的卡诺图法化简

经代数法化简后得到的逻辑表达式是不是最简式较难确定,而运用卡诺图法可以较简便的方法得到最简表达式,但首先要了解卡诺图的概念。

1. 逻辑函数的卡诺图表示法

1) 卡诺图及其构成原则

卡诺图是把最小项按照一定规则排列而构成的方框图。构成卡诺图的原则: n 个变量的卡诺图有 2" 个小方块(最小项),最小项排列规则是几何相邻的必须逻辑相邻。"逻辑相邻"是指两个最小项只有一个变量的形式不同、其余的都相同,逻辑相邻的最小项可以合并。"几何相邻"的含义主要有以下几点:"相邻"——紧挨的;"相对"——任一行或一列的两头;"相重"——对折起来后位置相重,在 5 变量和 6 变量的卡诺图中,用相重来判断某些最小项的几何相邻性。其优点是十分突出的。

2) 卡诺图的画法

3 变量(A、B、C)函数卡诺图的其中一种画法如图 1-16 所示。3 变量的卡诺图有 8 个小方块:几何相邻的必须逻辑相邻,变量的取值按 00、01、11、10 的顺序(循环码)排列。

4 变量的 ** 诺图其中一种画法如图 1-17 所示,在这里卡诺图的"逻辑相邻": 上下相邻(如 m_2 和 m_{i_0}),左右相邻(如 m_{i_2} 和 m_{i_4}),"二对二"、"四对四"及其他相关也是成立的。需要特别强调的是: 这里 4 个对角是相邻的,即 m_0 、 m_2 、 m_8 和 m_{i_0} 是逻辑相邻的,而两条对角线上是不相邻的,如 m_1 和 m_2 。




图 1-16 3 变量卡诺图的一种画法

AB	D 00	01	11	10
00	mo	(MI)	m ₃	(#1)
01	(ma)	MIs	m:	ms \
11	(Mr)	mis	mis	(m ₁₁)
10	ms	My	m ₁₁	(M ₁₀)

图 1-17 4 变量卡诺图的一种画法



下面以两个具体实例来说明通常怎样做化简会比较简便。

- 例 1-20: 用卡诺图来表示下列逻辑函数。
- (1) $L_1(A,B,C,D) = \sum m(0,1,2,3,4,8,10,11,14,15)$;
- (2) $L_1 = AB + A\overline{C}$.
- 解: (1) 确定此式为一个 4 变量表达式, 所以先画出 4 变量的卡诺图形式, 然后在对应的最小项位置填写 1, 剩下的部分就补上 0, 结果如图 1-18 所示。
- (2)对这类问题,实际表示中采用按项直接填入的方法进行,具体是找到组合起来的对应原变量(或反变量)位置,存在的项所对应的格子全部填1,其余为0。

2. 卡诺图化简法

因为卡诺图两个相邻最小项中,只有一个变量取值不同, 而其余的取值都相同,所以合并相邻最小项可以消去一个或 多个变量,从而使逻辑函数简化。

图 1-18 例 20 中(1)的结果

1) 卡诺图中最小项合并的规律

合并相邻最小项,可消去变量;合并两个最小项,可消 去一个变量,具体如图 1-19 所示;合并 4 个最小项,可消去两个变量,具体如图 1-20 所示;合并 8 个最小项,可消去 3 个变量;合并 2 个最小项,可消去 N 个变量,具体如图 1-21 所示。




图 1-19 两个最小项合并

2) 利用卡诺图法化简逻辑函数

利用卡诺图化简的基本步骤: 先画出逻辑函数的卡诺图; 然后合并相邻最小项(画圈); 从所画的圈中写出最简与或表达式, 这一点的关键是能否正确画圈。




图 1-20 4 个最小项合并


正确画圈的原则: 必须按 2、4、8、2^{*}的规律来圈取值为 1 的相邻最小项;每个取值 为 1 的相邻最小项必须至少圈一次,但可以圈多次;圈的个数要最少(与项最少),并要尽可能大(消去的变量越多)。

从所画的各个圈中写最简"与-或"表达式的方法: 将每个圈用一个与项表示, 圈内 各最小项中互补的因子消去, 相同的因子保留: 相同取值为1用原变量, 相同取值为0用 反变量; 将各与项相或, 便得到最简与或表达式。

例 1-21: 用卡诺图法化简逻辑函数 $L(A,B,C,D) = \sum m(0,1,2,3,4,5,6,7,8,10,11)$ 。

- 解: (1) 写出逻辑函数的卡诺图表示形式,如图 1-22 所示。
- (2) 画圈, 画完后的结果如图 1-23 所示。





- (3) 从所画的各个圈中写出最简"与-或"表达式,关键是找共同项,每个圈为一个与项,最后把所有的与项相或即可。
- 第 1 个圈中的共同项是 \overline{A} ,第二个圈中的共同项是 \overline{BC} ,第三个圈中的共同项是 $\overline{B} \cdot \overline{D}$,所以最简 "与-或"表达式为 $L(A,B,C,D) = \overline{A} + \overline{BC} + \overline{B} \cdot \overline{D}$ 。

3) 无关项的处理

实际中经常会遇到这样的问题,在真值表内对应于变量的某些取值下,函数的值可以是任意的,或者这些变量的取值根本不会出现,这些变量取值所对应的最小项称为无关项或任意项,通常用d表示。无关项的意义在于,它的值可以取0或取1,具体取什么值,



可以根据使函数尽量简化而确定。

具体化简中采取"有用"原则,即有利于化简的,直接使用;对化简没有帮助的,就不使用。

问题思考

用卡诺图法试把下列函数表达式化简成最简"与-或"式。

- (1) $L_1(A,B,C,D) = \sum m(0,2,5,7,8,10,13,15)$.
- (2) $L_2(A,B,C,D) = \sum m(0,1,2,5,6,8,9,10,13,14)$.
- (3) $L_3(A,B,C,D) = \sum m(0,2,4,6,9,13) + \sum d(1,3,5,7,11,15)$
- (4) $L_4(A,B,C,D) = \sum m(0,13,14,15) + \sum d(1,2,3,9,10,11)$

小 结

- 模拟信息具有连续性,实用上难于存储、分析和传输。数字电路较易克服这些困难,其实质是利用1和0表示信息。数字系统中常用二进制数来表示数据。
- 2. 二进制是以 2 为基数的计数体制、用 1 和 0 表示两个对立逻辑状态。一个 n 位的 二进制数可以表示 2* 个数。
- 3. 十六进制是以 16 为基数的计数体制,常用于数字电子技术、微处理器、计算机和数据通信中。
 - 4. 任意一种格式的数可以在十六进制、二进制和十进制之间转换。
- 5. 特殊二进制码常用来表示十进制数 如 8421BCD 码、2421BCD 码、余 3 码、格雷码等。有的也用 7 位二进制数来表示符号 数字混合码,如 ASCII 码。
 - 6. 逻辑运算中的3种基本运算是与、或和非运算。
 - 7. 符合逻辑运算有与非、或非、异或和同或等。
 - 8. 表示逻辑函数的方法有真值表、逻辑函数表达式、逻辑图和波形图等。
 - 9. 在布尔代数中有 1+1=1、0+1=1、1+0=1、0+0=0、 $1\cdot 1=1$ 、 $\bar{1}=0$ 和 $\bar{0}=1$ 。
 - 10. 逻辑代数的基本定律和恒等式非常重要。
 - 11. 逻辑代数中有代入规则、反演规则和对偶规则。
 - 12. 逻辑函数的化简方法通常有代数法化简和卡诺图法化简两种。
 - 13. 代数法化简主要是通过并项、消项和配项等方法的综合运用来实现的。
 - 14. 逻辑函数的最小项表示,卡诺图法表示。
 - 15. 卡诺图法化简, 画圈规则和写表达式的方法。
 - 16. 带无关项逻辑函数的卡诺图法化简。



习 题

一、填空题

- 1. $(10110010.1011)_2 = (\underline{})_8 = (\underline{})_{16}$
- 2. $(35.4)_8 = (_____)_{10} = (_____)_{16} = (_____)_{8421BCD} \circ$
- 3. $(39.75)_{10} = (_____)_2 = (____)_{16^{\circ}}$
- 4. $(5E.C)_{16} = (_____)_2 = (____)_8 = (____)_{10} = (____)_{8421BCD}$
- 5. (01111000)_{8421BCD} = (_______)₂ = (______)₈ = (_____)₁₀ = (_____)₁₀ =
 - 6. 逻辑函数 $F=AB+\overline{AB}$ 的反函数 $\overline{F}=$ ________,对偶函数 F'=______
 - 7. $AB + \overline{AC} + BC = AB + \overline{AC}$ 的对偶式为
 - 8. 逻辑函数 $F = \overline{ABCD} + A + B + C + D = \underline{\hspace{1cm}}$
 - 9. 逻辑函数 $F = \overline{AB} + \overline{AB} + \overline{AB} + \overline{AB} + \overline{AB} = \overline{AB} + \overline{AB} + \overline{AB} + \overline{AB} = \overline{AB} + \overline{AB} + \overline{AB} + \overline{AB} = \overline{AB} + \overline{AB} +$
 - 10. 已知函数的对偶式为 \overline{AB} + $\overline{CD+BC}$,则它的原函数为______

二、代数法化简(求最简"与-或"式)。

- 1. $F_1 = ABD + A\overline{B} + B\overline{C}\overline{D} + \overline{A}B\overline{C}D$.
- 2. $F_2 = AB + \overline{A}C + \overline{B}C + \overline{C}D + \overline{D}$.
- 3. $F_3 = AB + \overline{A}C + \overline{B}C + A\overline{B}CD$.
- 4. $F_4 = \overline{A} \cdot \overline{B} \cdot \overline{C} + A + B + C$
- 5. $F_5 = A + ABC + A\overline{BC} + \overline{BC} + BC + BC$
- 6. $F_6 = AD + A\overline{D} + AB + \overline{A}C + BD + A\overline{B}EF + \overline{B}EF$
- 7. $F_7 = A\overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} + \overline{A}D + C + BD$.
- 8. $F_8 = (A \oplus B)C + ABC + \overline{A} \cdot \overline{B}C$.
- 9. $F_0 = \overline{\overline{AC + \overline{ABC} + \overline{BC} + ABC}}$
- 10. $F_{10} = \overline{A}B + A\overline{B} + ABCD + \overline{A} \cdot \overline{B}CD$
- 11. $F_{11} = AB + \overline{AC} + B\overline{C}$.
- 12. $F_{12} = A\overline{C} + ABC + AC\overline{D} + CD$.
- 13. $F_{13} = A + \overline{A}BCD + A\overline{B}\overline{C} + BC + \overline{B}C$.
- 14. $F_{14} = \overline{(\overline{A} + B)} + \overline{(A + B)} + \overline{\overline{A}B \cdot \overline{AB}}$




15. $F_{15} = (A \oplus B) \overline{AB + \overline{A} \cdot \overline{B}} + AB$

*三、卡诺图法化简(求最简"与-或"式)


- 1. $F_1(A,B,C,D) = \sum m(4,6,13,15) + \sum d(1,3,5,11,12)$.
- 2. $F_2(A,B,C,D) = \sum_{m} m(0,2,4,5,6,7,12) + \sum_{m} d(8,10)$.
- 3. $F_3(A,B,C,D) = \sum m(1,4,11,14) + \sum d(3,6,9,12)$.
- 4. $F_4(A,B,C,D) = \sum_{i} m(4,6,10,13,15) + \sum_{i} d(0,1,2,5,7,8)$
- 5. $F_5(A,B,C,D) = \sum m(0,6,9,10,12,15) + \sum d(2,7,8,11,13,14)$
- 6. 卡诺图法化简: $F_6 = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABD}$, 且约束条件为 AB + CD = 0。

四、综合题

1. 证明题图 1-1(a)、1-1(b)两电路具有相同的逻辑功能




2. 试对应输入波形画出题图 1-2 中 Y₁~Y₄的波形。



题图 1-2

*3. 分析题图 1-3 所示逻辑电路,写出输出逻辑函数 $y_{0}\sim y_{\rm l}$ 的"与-或"表达式。具体 PLA 的应用点参见第六章相关知识点。



第2章

组合逻辑电路

教 学 目 标

本章内容主要是围绕组合逻辑电路的分析和设计展开的《在实用数字系统中,"组合逻辑控制"和"数显部分"内容均在本章。

通过本章的学习,使学生理解组合逻辑电路的特点、掌握组合逻辑电路的分析与设计方法;理解竞争冒险的基本概念和产生原因;理解常用组合逻辑电路的功能,能正确使用常用中规模集成组合电路,分析由中规模集成组合电路构成的简单数字电路的逻辑功能,掌握采用译码器和数据选择器设计组合逻辑电路的方法。

教 学 要 求

知识要点	1	能力要求	相关知识
组合逻辑电路	1	8.悉组合逻辑电路的特点 解组合电路的应用场合	
组合逻辑电路分析和设计	(2) 理	:握手工分析和设计组合逻辑电路 约方法 2解竞争冒险现象 5悉用 Quartus II 7.2 仿真分析	(1) 组合逻辑电路分析 (2) 组合逻辑电路设计 (3) 竞争冒险现象
典型组合集成芯片 及其应用	(2) 掌(3) 掌	*悉集成时序芯片功能 : 握集成芯片典型应用 : 握数显驱动的方法 : 握用 Quartus II 7.2 仿真分析	(1) 編码器 (2) 译码器 (3) 数据选择器



由多个基本逻辑门电路按照一定的逻辑关系连接而成的电路标之为组合逻辑电路,组合逻辑电路的特点是: 电路的输出状态在任何时刻只取决于同一时刻的输入状态,而与电路原来的状态无关。组合逻辑电路的一般框图如图 2-1 所示,其输入与输出之间的逻辑关系可用式(2-1)的逻辑函数来描述,即

$$Y_i = f(X_1, X_2, \dots, X_n)$$
 (i=1,2,...,n) (2-1)

式中, X_1, X_2, \dots, X_n 为输入变量。



图 2-1 组合逻辑电路的一般框图

随着半导体制造微型化技术的发展,可以将多个不同类型的逻辑门电路集成在一块半导体硅片上,构成更复杂的组合逻辑电路,诸如编码器、译码器、比较器和数据选择器等。 有了这些具有专门功能的集成电路,工程师们在进行电子系统设计时,就可以方便地选择自己需要的各种器件。

本章先介绍一般组合逻辑电路的分析和设计方法,然后介绍几种典型的组合逻辑器件,通过分析这些器件的结构和逻辑功能,掌握这些器件的基本应用方法,为后续学习复杂的数字系统设计打好基础。

2.1 组合逻辑电路的分析和设计

2.1.1 组合逻辑电路的分析

我们知道凡是电路都是由具有一定性能的器件通过导线连接而成的,数字电路中的组合逻辑电路也不例外,组合逻辑电路是由基本的逻辑门通过导线相互连接而成的。图 2-2 所示为一个由基本逻辑门指建的组合逻辑电路。这个电路到底能实现什么功能,从电路图表面似乎看不出来,但可以根据电路中的器件(与非门、非门)和器件之间的连接关系,用一种方法分析一下电路的功能。

1. 电路分析

图 2-2 的组合逻辑电路由 4 个与非门和 1 个非门搭建,认为它是一个逻辑电路是因为电路的输入两个变量 A 和 B 与输出变量 Y 和 C 之间满足一定的逻辑函数关系。根据与非门、非门本身的逻辑功能,对电路可以进行如下分析。




图 2-2 由与非门和非门组成的组合逻辑电路图

(1) 假定某一状态: A变量为"1", B变量为"0"。那么此时 G1 与非门的输出即是"1", 由于 G1 与非门的输出又连接到 G2、G3 和 G4 的输入,因此对于 G4 非门来说,输入为"1", 输出即为"0",所以此时 C变量为"0"。而 G2、G3 与非门的输出还要考虑另一个引脚上的输入,先考虑 G2、G2 的另一个引脚直接连接到 A,而此时 A 为"1",则 G2 的两个引脚输入都是"1",所以它的输出是"0"; 再考虑 G3、G3 的另一个引脚直接连接到 B,而此时 B 为"0",则 G3 的输出为"1",分析 G5 与非门的输出,由于 G5 的输入分别来自 G2 的输出和 G3 的输出,即此时 G5 的输入为"0" 和"1",则 G5 的输出为"1",即 Y变量为"1"。同理可得 C变量为"0"。

为了更清晰地表达以上分析结果,可以在图 2-2 上从左到右用"0"和"1"直接在各门电路的输入、输出引脚上标出各级门电路的逻辑运算结果,如图 2-3 所示。




图 2-3 A=1、B=0 状态时, 电路的输出结果分析图

- (2) 假定另一状态: A 变量为 "0", B 变量为 "1"。那么用同样的分析方法,可以得到如图 2-4 所示的结果。对于 A、B 两个变量来说,除了上面所述的两种输入状态之外,还有 A、B 全为 "0" 和全为 "1" 两种状态,这两种状态的输出结果,读者可以自行分析。
- (3) 对于以上电路的 4 种不同输入状态,电路都有相应的输出结果,可以用逻辑功能 真值表把电路的不同输入、输出状态完整地表达出来,如表 2-1 所示。

用逻辑功能真值表来描述一个数字电路的功能是一种常用且有效的方法, 今后我们会 经常应用。






图 2-4 A=0、B=1 状态时, 电路的输出结果分析图

表 2-1 图 2-2 所示组合逻辑电路的逻辑功能真值表

输	λ	输出	
A	В	C	Y
0	0	0	0
1	0	11/1/10	1
0	1	0	1
1	1	1	0

2. 功能描述

应用上述分析方法,可以得出图 2-2 所示组合逻辑电路的逻辑功能真值表,即表 2-1,根据表 2-1 中输入、输出变量之间的关系,可以进一步得到电路的如下逻辑函数表达式。

$$Y = A \oplus B \tag{2-2}$$

$$C = A \cdot B \tag{2-3}$$

从以上两式可以看出该电路实际上是一个两位二进制数的加法电路, A、B为加数, Y 为和数, C为向高一位进位的信号。此电路因没有考虑比其再低一位的加法电路的进位, 所以只能算是一个一位数的"半加器"电路。

3. 方法归纳

组合逻辑电路分析的目的是要得到电路输入变量与输出变量的逻辑关系,上述的电路分析过程采用了假定一组输入状态导出输出结果的方法,这种方法虽然直观实用,但不具有一般性。在数字电路中常常采用逻辑代数化简的方法来分析一个电路的逻辑功能,具体步骤如下。

- (1) 根据给定的逻辑电路, 从输入端开始, 逐级推导出输出变量的逻辑代数表达式。
- (2) 化简逻辑代数表达式,得到输入、输出变量之间最简的逻辑代数表达式。
- (3) 根据化简后的逻辑代数表达式,列出电路的逻辑功能真值表。
- (4) 确定电路的逻辑功能。

下面采用逻辑代数化简的分析方法,对图 2-5 所示的组合逻辑电路进行分析。具体步骤如下。



(1) 如图 2-5 所示,写出电路的输出变量 Y和 C的逻辑代数式,即

$$Y = \overline{A \cdot \overline{AB} \cdot \overline{B} \cdot B}$$
 (2-4)

$$C = \overline{\overline{AB}}$$
 (2-5)




图 2-5 逻辑代数推算法分析电路图

(2) 化简 Y和 C 变量的逻辑代数, 方法如下。

$$Y = \overline{A \cdot AB} \cdot \overline{AB \cdot B}$$

$$= \overline{A \cdot AB} + \overline{AB \cdot B}$$

$$= A \cdot \overline{AB} + \overline{AB \cdot B}$$

$$= A \cdot \overline{AB} + \overline{AB \cdot B}$$

$$= A(\overline{A} + \overline{B}) + (\overline{A} + \overline{B}) \cdot B$$

$$= A\overline{B} + \overline{AB}$$

$$= A \oplus B$$

$$C = A \cdot B$$

(3) 根据上述逻辑代数式列出图 2-5 所示电路的逻辑功能真值表,如表 2-2 所示。

表 2-2 图 2-5 所示组合逻辑电路的逻辑功能真值表

输入	\	输	出
A	В	С	Y
0	0	0	0
1	0	0	1
0	1	1	1
1	1	0	0

(4) 确定电路的逻辑功能,由真值表可见,当 A、B 两个变量输入的电平值相同时,输出变量 C、Y 都为 "0",当 A、B 两个变量的输入不同时,Y 输出变量得到高电平,而 C 变量就要视 A、B 变量的大小而定,A > B 时,C 输出变量为 "0",A < B 时,C 输出变量为 "1"。根据这一分析结果,可以确定该电路为一个一位数的 "半减器"电路,其中 A 为 被减数,B 为减数,Y 为差值,C 为本位向高一位要求 "借位"的信号。



2.1.2 组合逻辑电路的设计

电路设计就是根据命题要求,选择合适的器件搭建具有一定功能的电路;组合逻辑电路的设计就是为了满足命题的逻辑功能,选择合适的逻辑门组成一个电路。具体的设计方法本书后面章节会进行归纳,这里先看一个组合逻辑电路设计的例子;假设有一个火灾报警系统,系统中装有烟雾传感器、温度传感器和紫外光传感器3种类型的火灾探测器。为了防止误报警,设定只有当其中有两种或两种以上类型的探测器发出火警信号时,系统对产生报警信号。要求设计一个报警的控制电路,可以通过以下步骤来设计这个逻辑电路。

- (1) 确定电路的输入、输出变量,假设用 A 表示烟雾传感器产生的信号,B 表示温度 传感器的信号,C 表示紫外光传感器发出的信号,用 Y 表示报警系统输出的控制信号,即输入变量为 A 、B 、C ;输出变量为 Y ;并规定变量值为"1"时有信号产生,变量值为"0"时为无信号产生。
- (2) 根据系统的设计要求,列出输入变量和输出变量之间的逻辑功能真值表,如表 2-3 所示。

	输入	1. 18	输出
A	В	C	Y
0	0	0.51	0
0	0	XXX	0
0	1	12/10	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

表 2-3 火警报警系统的逻辑功能真值表

(3) 根据表 2-3 写出逻辑代数表达式。

$$Y = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC \tag{2-6}$$

根据以上表达式,假如直接选择逻辑门电路,则需要3个非门、4个3输入端的与门和一个4输入端的或门,即需要如图2-6所示器件来搭建电路。

从以上电路来看,要用到3种门电路,电路中用到的门电路类型比较多,电路看起来 也比较复杂,假如对式(2-6)进一步化简,并用与非逻辑来表示,则电路的设计会变得更 简洁。

$$Y = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$

$$= AB + AC + BC$$

$$= \overline{AB} \cdot \overline{AC} \cdot \overline{BC}$$
(2-7)

根据式(2-7)来设计该火警报警逻辑电路,如图 2-7 所示,电路只需用与非门一种类型



的逻辑门电路, 电路整体结构也变得更简单。




图 2-6 由非门、与门和或门搭建的火警报警逻辑电路




图 2-7 由与非门搭建的火警报警逻辑电路

1. 方法归纳

组合逻辑电路设计一般可按以下步骤进行

- (1) 将文字描述的命题转换成真值表,即逻辑抽象,在分析命题的设计要求和功能需求的基础上,确定输入、输出变量,并用二进制的 0、1 两种状态确定变量的具体含义,然后再根据输入、输出变量之间的逻辑关系列出逻辑功能真值表。
- (2) 根据逻辑功能真值表写出逻辑表达式,并按照使用逻辑门的类型和个数最少的原则和目标进行化简。
 - (3) 选择器件, 画出逻辑电路图。

2. 软件仿直

通常情况下,为了验证设计的电路是否满足命题的要求,还需要通过实验对电路进行测试,实验的手段有两种:一是用软件来仿真;二是购买相应的器件,进行实际电路的搭建。下面使用 Quartus II 软件仿真的方法来验证图 2-7 所示电路的正确性。

具体操作步骤如下。

(1) 启动 Quartus II 7.2 软件,选择 "File"菜单中的"New Project Wizard"选项,弹出新建项目工程对话框,新建一个项目工程,工程名称和设计文件名称都命名为"baojingdianlu",保存项目工程。保存路径可以自己选择,但不能有中文路径名。



(2) 选择 "File" 菜单中的 "New" 选项,在弹出的 "New" 对话框中选择 "Block Diagram/Schematic File" 选项,单击 "OK" 按钮,新建一个原理图输入设计文件。设计如图 2-8 所示的原理图。




图 2-8 由与非门组成的火警报警电路原理图

- (3) 保存原理图后单击工具栏中"Start Compilation"按钮,进行编译。
- (4) 选择 "File" 菜单中的 "New" 选项,在弹腽的 "New" 对话框中选择 "Other Files" 选项卡中的 "Vector Waveform File" 选项,单击 "OK" 按钮,新建一个波形输入文件,如图 2-9 所示。

		Value at	D ps	20.0 ns	/	40.0 ns	60.0 hs	80.0 ns	100.0 ns	120
	Non e	130.0 ns		3/1/			XXX			
∌ 0	A	1/ 0					XVI			1
<u>⊪</u> ≥1	В	υo	$\bot X$		╌				\Box	
■ 2	С	110				\				1
⊕ 3	Υ	U.X	2000000	**********	XXXX	**********	***************************************	************	************	******
			Zxxxx	******	×××××		******	********	******	×××

图 2-9 仿真输入波形

(5) 保存波形文件后单击工具栏中"Start Simulation"按钮,进行仿真,仿真结果如图 2-10 所示。

100. 0 ns 1	J. D ns	O ns	bU.	40. P ns	l ns	20. (D ps	Value at 130.0 ns	Name	
								U D	A	<u>m</u> >0 <u>m</u> >1
								U D	В	<u>i</u> 1 €
		-						U D	С	<u>m</u> 2
			1					U D	Y	© ≥3
									Y	

图 2-10 由与非门组成的火警报警电路仿真波形

从以上的仿真波形图中可以看出,只有当A、B或A、C或B、C或A、B、C的入都为高电平时,Y输出才是高电平,而在其他输入状态下,Y输出都是低电平,仿真结果符合命题的设计要求。



2.1.3 组合逻辑电路中的"竞争"和"冒险"现象

什么是"竞争"和"冒险"现象?在田径比赛中运动员是先后到达终点的,因此比赛过程中就存在"竞争",在竞争的环境中,因为有不可预知的结果,就存在风险,或称"冒险"。

电路中的竞争与信号传输的快慢有关,在上一节设计的火警报警电路的软件仿真波形中,如图 2-11 所示为应用 Ouartus II 7.2 软件对图 2-6 火警报警电路仿真后的波形。




图 2-11 图 2-6 电路的仿真波形图

从仿真结果来看,在变量 B(温度传感器)信号从高电平变成低电平,而变量 C(紫外光探测器)信号从低电平变成高电平这一状态,Y输出产生了"毛刺",即一个窄脉冲。另外通过比较发现,当变量 A、B 都达到高电平时,Y的输出延时了约 10ns 才变成高电平,可见信号在经过门电路时,信号是有延迟的。

1. 概念解释

上一节分析组合逻辑电路时,仅仅从电路的逻辑功能角度来看电路的输入与输出变量 之间的关系,而没有考虑信号在门电路中传输的时间。实际电路中信号从输入端流经多级 门电路到达输出端是需要消耗一定的时间的,由此信号经过不同的路径到达某一会合点就 会有先有后,这先后的时间差对于电路的稳定工作是有影响和风险的。

竞争: 在数字电路中, 信号经由不同的途径到达某一会合点的时间有先有后, 这种现象称为竞争。

冒险:由于竞争而引起电路输出发生瞬间错误的现象称为冒险。表现为输出端出现了 原设计中没有的窄脉冲,常称其为毛刺。

竞争与冒险的关系: 有竞争不一定会产生冒险, 但有冒险就一定存在竞争。

2. 成因分析

下面来进一步分析组合电路产生竞争冒险的原因,如图 2-12 所示的组合逻辑电路,电路的输出逻辑代数式为 $Y=AC+B\overline{C}$ 。由此式可知,当 A、B 都为 1 时,表达式简化成两个互补信号相加,即 $Y=C+\overline{C}$ 。从图 2-11 所示的波形图可以看出,在 C 由 1 变 0 时, \overline{C} 由 0 变到 1 有一段延迟时间,AC 和 $B\overline{C}$ 相对于 C 和 \overline{C} 又有延迟,AC 和 $B\overline{C}$ 再经过 G4 的延迟后输出产生一个负跳变的窄脉冲。

值得注意的是,有竞争现象时不一定都会产生冒险,冒险现象的存在对组合逻辑电路



的功能会造成不可预见的影响,特别是在一些复杂的逻辑电路中,由于信号的传输路径不同,或者各个信号延迟时间的差异、信号变化的互补性等一些因素,很容易产生竞争冒险现象。

3. 消去竞争冒险的方法

针对组合逻辑电路中竞争冒险现象产生的原因,可以采取相应的措施消去竞争冒险。

1) 增加乘积项以避免互补乘积项相加

例如,图 2-12 所示的电路 $Y=AC+B\overline{C}$,在 A、B 都为 1 时, $Y=C+\overline{C}$,就容易产生负跳变的脉冲。依据逻辑代数的运算规则,在表达式中增加乘积项 AB,即 $Y=AC+B\overline{C}+AB$,此时当 A=B=1 时,Y=1,就不会再出现负跳变的窄脉冲。




图 2-12 组合逻辑电路竞争冒险成因分析

2) 消去表达式中隐藏的互补乘积项

例如,逻辑函数 $Y=(A+C)\cdot(B+\overline{C})$,当 A=B=0 时,就会出现 $Y=C\cdot\overline{C}$,若直接根据这个表达式来设计电路,就可能产生竞争冒险现象。将表达式变换成 $Y=AB+A\overline{C}+BC$,消去隐藏的 $C\cdot\overline{C}$ 这个乘积项后,再用与、或逻辑门来组合电路,就不会产生竞争冒险现象。

3) 在电路的输出端并联电容器

电容器具有滤波的作用,如果逻辑电路在较慢速度下工作,为了消除因电路竞争冒险 而产生的窄脉冲,可以在电路的末级输出端并联一个 4~20pF 之间的电容。

2.2 编 码 器

组合逻辑电路大量地出现在各种数字系统应用中,半导体制造企业为了使用者的方 便,按照常用的逻辑功能需要,将一些常用的组合逻辑电路制作成了集成化的、标准化的 数字逻辑器件,如编码器、译码器、数据选择器、数值比较器、奇偶校验器等。本节开始 为大家介绍这几种常用的组合逻辑器件。

数字电路中存储或处理的信息(类似某一事件或某一个人档案)都是用二进制数表示的,用一位二进制数或多位二进制数代表特定含义的做法称之为编码。

编码器(Encoder)就是将信号(如电脉冲)或数据进行编制、转换为可用以通信、传输和 存储的信号形式的器件。

经常用到的编码器有普通编码器和优先编码器两类,普通编码器任何时刻只能允许输 入一个信号,否则将发生混乱。优先编码器中允许两个以上的信号输入,每个输入的信号 都有预先设定的优先顺序,优先编码器只对其中优先权最高的信号进行编码。

2.2.1 普通编码器

如图 2-13 所示,由 4 个与非门组成一个普通编码器,输入有 $X_1 \sim X_2$ 共 9 个变量,输出有 $X_0 \sim Y_2$ 共 4 个变量。每一个信号输入都对应一组 4 位二进制数的编码值。




图 2-13 4 位二进制数的普通编码器

1. 功能描述

本电路的功能是应用 4 位二进制数对 $X_1 \sim X_9$ 中 9 个输入信号进行编码,信号以低电平输入有效。

例如,当 X_1 =0 时,输出 $Y_1Y_2Y_{Y_0}$ =0001。电路每次只允许一个输入信号为低电平,否则输出的编码值就会出错。例如,当 X_2 =0, X_4 =0 时,输出的 $Y_1Y_2Y_{Y_0}$ =0110,既不能代表 X_s 信号的编码。

电路的逻辑功能真值表如表 2-4 所示。

电路的输入(X)、输出(Y)变量之间的函数关系可以表示为如下表达式

$$Y_0 = \overline{X_1} + \overline{X_3} + \overline{X_5} + \overline{X_7} + \overline{X_9}$$
 (2-8)

$$Y_1 = \overline{X_2} + \overline{X_3} + \overline{X_6} + \overline{X_7} \tag{2-9}$$

$$Y_2 = \overline{X_4} + \overline{X_5} + \overline{X_6} + \overline{X_7} \tag{2-10}$$

$$Y_3 = \overline{X_8} + \overline{X_9} \tag{2-11}$$



表 2-4	1 並流	他和哭	分野なけ	能真值表

				输入						输	出	
X_9	X_8	X_7	X_6	X_5	X_4	X_3	X_2	X_1	Y_3	Y_2	Y_1	Y_0
1	1	1	1	1	1	1	1	0	0	0	0	1
1	1	1	1	1	1	1	0	1	0	0	1	0
1	1	1	1	1	1	0	1	1	0	0	1	1
1	1	1	1	1	0	1	1	1	0	1	0	0
1	1	1	1	0	1	1	1	1	0	1	0	1
1	1	1	0	1	1	1	1	1	0	1	1	0
1	1	0	1	1	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	1,	(I)	0	0	0
0	1	1	1	1	1	1	1	1	1	0	0	1

2. 原理说明

电路利用与非门 "见 0 即得 1,全 1 才是 0"的逻辑运算规则,对 $X_1 \sim X_6$ 的输入低电 平信号进行编码。 如图 2-13 所示,假设 X_1 输入低电平,则与之相连的与非门 A 对应的引 脚也变成低电平,即与非门 A 有低电平 "0"输入,则与非门 A 此时输出为高电平 "1",即 $Y_6=1$ 。而另外 3 个与非门(B、C、D)的输入此时全为"1",所以它们的输出是"0",因 此, X_1 信号对应的编码值是"0001"。再如, X_2 输入低电平,那么与 X_3 信号有连接关系的与非门 A 和与非门 C 输出即为 1,即 $Y_6=1$, $Y_6=1$,而另外两个与非门 B、D)的输入 全为 1,所以 $Y_1=0$, $Y_2=0$,因此 X_3 信号对应的编码值 Y_1 Y_2 Y_3 Y_4 Y_4 Y_5 Y_5 Y_6 Y_6

当 $X_1 \sim X_3$ 输入全为高电平时,所有与非门的引脚输入都为高电平"1",则输出为 $Y_1 Y_1 Y_2 Y_3 = 0000$ 。

3. 软件仿真

下面应用 Quartus II 7.2 软件对图 2-13 的电路进行功能仿真,验证电路的正确性,软件操作的方法和步骤如下。

- (1) 启动 Quartus II 7.2 软件,选择 "File" 菜单中的 "New Project Wizard" 选项,弹 出新建项目工程对话框,新建一个项目工程,工程名称和设计文件名称都为 "encoder_1", 保存路径可以自己选择,但不能有中文路径名。
- (2) 选择 "File"菜单中的 "New" 选项, 在弹出的 "New" 选项对话框中选择 "Block Diagram/Schematic File" 选项, 单击 "OK" 按钮, 新建一个原理图输入设计文件。设计如图 2-14 所示的原理图。
 - (3) 保存后单击工具栏中"Start Compilation"按钮,进行编译。
- (4) 选择"File"菜单中的"New"选项,在弹出的"New"选项对话框中选择"Other Files"选项卡中的"Vector Waveform File"选项,单击"OK"按钮,新建一个波形输入文



件,分时段定义各个输入信号有一个低电平信号输入,如图 2-15 所示。




图 2-14 普通编码器电路仿真电路图



图 2-15 仿真输入波形图

(5) 保存波形文件后单击工具栏中"Start Simulation"按钮,进行仿真,仿真结果如图 2-16 所示。

从以上的仿真波形图中可以看出, X_1 为低电平时,输出结果是 $Y_{out}=0001$; X_2 为低电平时,输出结果是 $Y_{out}=0010$; X_3 为低电平时,输出结果是 $Y_{out}=0011$; X_4 为低电平时,输出结果是 $Y_{out}=0101$; X_5 为低电平时,输出结果是 $Y_{out}=0101$; Y_6 为低电平时,输出结果是 $Y_{out}=0110$; Y_6 为低电平时,输出结果是 $Y_{out}=0111$; Y_8



4aster T	ime Bar:	190.0	ns	 Poin 	ter:	58.75 ns	Interval	-121.2	5 ms Sta	nt:		End
	Nune	Value 190. C	Орѕ	20. 0 as	40.0 ns	60. Q ns	80. Q ns	100.0 ns	120.0 ns	140.0 ns	160.0 as	180.
⊪ 0	X1	A										
<u>⊪</u> }1	1/2	A										
m ≥2	Х3	A										
⊪ 3	X4	A										
ii≯3 ii≯4	X5	A	-									
<u>⊪</u> 5	Х6	A	-									
<u>⊪</u> 6	1.7	A	\vdash									
∌ 7	18	A										
∌ -8	19	A	-									$\overline{}$
∌ 9	rout Yout	B 00	(0000)	0001	X 0010	0011	(0111	0110	0101	(1000)	(1001)	\subset

图 2-16 普通编码器仿真波形图

2.2.2 优先编码器


常用的优先编码器根据输入信号个数的不同,可以分为8线-3线优先编码器和10线-4线优先编码器。

在数字集成电路系列中 CD4532 和 74148 都是 8 线-3 线的优先编码器,而 74147 和 CD40147 是 10 线-4 线优先编码器。

下面分别介绍这两种优先编码器的电路结构和逻辑功能。

1. 8线-3线优先编码器

CD4532 和 74148 优先编码器的外部引脚排列如图 2-17 所示。CD4532 集成电路共有 16 个引脚,其中 16 脚为电源,8 脚为地,第 10、11、12、13、1、2、3、4 引脚为信号输入端,分别为 I_0 、 I_1 、 I_2 、 I_3 、 I_4 、 I_5 、 I_4 、 I_5 、 I_6 、 I_7 、第 5 脚为控制信号使能输入端 EI,第 9、7、6 引脚为编码信号输出端,分别为 Y_0 、 Y_1 、 Y_2 ,第 14 引脚为状态信号输出端 GS,第 15 引脚为控制信号使能输出端 EO。






图 2-17 8 线-3 线优先编码器芯片外部引脚排列

74148 与 CD4532 的引脚功能实际上是一致的,只是命名方式不一样,这里不再赘述。 1) 功能描述

如表 2-5 所示,CD4532 的使能输入端 EI 为低电平 L 时,信号输入端 $I_0 \sim I_7$ 无论输入 是高电平或是低电平, $Y_2 \sim Y_0$ 的输出都为低电平,即 $Y_2 Y_0 = 000$,此时 GS 和 EO 输出端 也为低电平,这说明 CD4532 集成编码器是否能正常实现编码功能的关键因素是第 5 引脚

EI 的电平信号,可以这样理解:当EI=0时,编码器不工作,即处于关闭状态;当EI=1时,编码器开启,具有编码的功能。

当 EI=1 时,输入端 $I_0\sim I_7$ 有高电平信号输入时,输出端 $Y_2\sim Y_0$ 有一个编码值与之对 应,并且从表 2-5 中的输入、输出逻辑关系,可以分析得到输入端中 I_7 的优先权最高,也 就是说只要 I_7 输入是高电平,其他输入端无论是低电平还是高电平,输出都无变化。 I_0 输入端的优先权最低,8 个输入端的优先级从 I_2 到 I_3 依次递增。

再看另外两个输出端 GS 和 EO 的功能,从表中可以看到,当 EI=1. 且 $I_0\sim I$,输入端 全为低电平时,GS=0. EO=1,GS 用于表示编码器的工作状态,只有当输入端 $I_0\sim I$,的 高电平信号有效时,GS 对为 1.即表示编码器处于工作状态,实际应用中可以将 GS 端连接一个发光二极管,通过控制发光二极管的亮灭来指示编码器的工作状态。EO 输出端是在乡片 CD4532 芯片级联使用时,低位芯片去控制高位芯片的一个使能信号,假如在一个电路系统中,需要编码的信号步于 8 个,甚至有 16 个或 24 个等,就可以用两个 CD4532 输码器进行级联,并由低位 CD4532 的 EO 输出接入高位 CD4532 的 EI 输入端,实现 2 个或 3 个 CD4532 之间的优先级。

				输入		12	KY	1			输出		
ΕI	$I_{\scriptscriptstyle 0}$	I_1	I_2	I_3	I_4	1/5	I_6	I_7	Y_2	Y_1	Y_0	GS	EO
L	×	×	×	×	×	/×	×	××	XI.	L	L	L	L
Н	L	L	L	ь	L	L	L	W.	XL	L	L	L	H
Н	×	\times	×	X) ×	×	×	WH I	Н	H	H	Н	L
Н	×	×	X	X	\times	×	Н	L	Н	Н	L	Н	L
Н	\times	×	×-	×	\times	H	L	L	Н	L	H	Н	L
Н	×	X	×	×	H	L	L	L	Н	L	L	Н	L
Н	\times	×	\times	H	L	L	L	L	L	H	H	Н	L
Н	×	×	H	L	L	L	L	L	L	Н	L	Н	L
Н	\times	Н	L	L	L	L	L	L	L	L	Н	Н	L
Н	Н	L	L	L	L	L	L	L	L	L	L	Н	L

表 2-5 CD4532 逻辑功能真值表

注: "H"表示高电平 "1", "L"表示低电平 "0", "×"表示不相干。

2) 电路分析

这里给出 CD4532 芯片内部电路原理图,如图 2-18 所示。CD4532 集成电路内部由若干个非门、或门、或非门和与非门等电路组成,输入、输出变量之间满足以下逻辑表达式。

$$Y_2 = EI \cdot \overline{\overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4}}$$
 (2-12)


$$Y_1 = EI \bullet \overline{I_7} \bullet \overline{I_6} (I_5 + I_4 + \overline{I_3}) \bullet (I_5 + I_4 + \overline{I_2})$$
 (2-13)

$$Y_0 = EI \bullet \overline{I_7 \bullet (I_6 + \overline{I_5}) \bullet (I_6 + I_4 + \overline{I_3}) \bullet (I_6 + I_4 + I_2 + \overline{I_1})}$$
(2-14)

$$EO = EI \bullet (\overline{I_7} \bullet \overline{I_6} \bullet \overline{I_5} \bullet \overline{I_4} \bullet \overline{I_3} \bullet \overline{I_2} \bullet \overline{I_1} \bullet \overline{I_0})$$
 (2-15)



$$GS = EI \cdot (\overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3} \cdot \overline{I_2} \cdot \overline{I_1} \cdot \overline{I_0})$$
 (2-16)



3) 应用举例

一个 CD4532 优先编码器芯片可以对 8 路信号(或 8 个事件)进行编码,但有时需要进行编码的信号很多,大于 8 个时,一个 CD4532 就无法满足了。这种情况下需要用两个甚至更多的优先编码器来搭建一个多路信号的编码电路。下面举例说明用两个 CD4532 芯片组成 16 线-4 线优先编码器电路的方法,完整的电路设计图如图 2-19 所示。

读者可以通过实验的方法进行测试图 2-19 所示电路的逻辑功能,并写出其逻辑功能真值表。

2. 10 线-4 线优先编码器

74147 和 CD40147 都是 10 线-4 线的优先编码器, 电路的外部引脚排列如图 2-20 所示。 1) 功能描述

74147 优先编码器是低电平输入有效,当其输入端 $A_0 \sim A_3$ 有低电平信号时,输出端 $Y_6 \sim Y_5$ 有对应的 4 位二进制编码(BCD 码)输出,输入端 A_6 的优先级最高,输入端 A_6 的优先级最低,从 A_6 到 A_6 其优先权依次升高。74147 的逻辑功能真值表如表 2-6 所示,其内部电路如图 2-21 所示。CD40147 的逻辑功能与 74147 类似,读者可以自己查看相关数据手册学习。






图 2-19 两个 CD4532 芯片组成的 16 线-4 线优先编码器




图 2-20 10 线-4 线优先编码器引脚排列

表 2-6 74147 逻辑功能真值表

				输	出							
$A_{\rm l}$	A_2	A_3	A_4	A_5	A_6	A_7	A_8	A_9	Y_3	Y_2	Y_1	Y_0
Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
×	×	×	×	\times	×	×	×	L	L	Н	Н	L
×	×	\times	×	×	×	×	L	Н	L	Н	Н	Н
×	×	×	×	×	×	L	H	Н	Н	L	L	L
\times	×	\times	×	×	L	Н	Н	Н	Н	L	L	Н
×	×	×	×	L	Н	Н	Н	Н	Н	L	Н	L



1.4-	-

				输入						输	出	
×	×	×	L	Н	Н	Н	Н	Н	Н	L	Н	Н
×	×	L	H	Н	Н	H	Н	Н	Н	Н	L	L
×	L	H	H	H	H	H	H	H	H	H	L	H
L	Н	H	H	Н	Н	Н	Н	Н	Н	Н	Н	L

注: "H"表示高电平, "L"表示低电平, "×"表示不相干。




图 2-21 74147 编码器内部申路

2) 应用举例

74147 优先编码器可以满足 9 路信号的编码, 其产生的编码值符合 BCD 码的编码规则, BCD 码是用 4 位二进制数来表示 1 位十进制数中的 1~9 这 9 个数码的一种编码形式。因此应用 74147 可以对一个计算器的数字键盘进行编码, 数字键盘的每个数字键都可以用一个按键开关和上拉电阻组成低电平信号产生电路。如图 2-22 所示,

当按钮没按下时, X_0 通过上拉电阻 R 连接到+5V 电源,此时输出为高电平"1",若按钮被按下,则 X_0 通过按钮与地(GND)连接, X_0 输出为低电平"0"。选择这样的 10 个按钮电路组成计算器的数字键盘,然后应用 74147 编码器进行编码,就可以使不同的按钮按下时,产生不同的 4 位二进制编码值。

如图 2-23 所示,用 74147 芯片实现对 $1\sim9$ 这 9 个数字键的 BCD 编码,用 LED 发光二极管来显示 4 位二进制编码值。在电路中,发光二极管的阴极连接到 74147 的编码输出端 $(Y_0 \sim Y_1)$,



图 2-22 按钮信号产生电路

发光二极管的阳极通过 330 Ω 的限流电阻连接到+5V 电源。当 $Y_0 \sim Y_1$ 输出端有低电平 "0"时,相应的发光二极管就会点亮,因此只要按下数字键盘的按钮后,观察 LED 发光二极管的亮灭状态,就可以知道 74147 输出是什么码值。但要记住此电路是 LED 灯亮表示输出 "0",而 LED 灯不亮才表示输出 "1"。例如,按下 "5" 这个数字键时,根据 74147 的逻辑功能真值表,输出的编码是 "1010" (这是 "负逻辑"编码值),此时对应的 LED 灯情况: D_0 灭, D_2 亮, D_1 灭, D_2 亮。若 LED 灯亮表示 "1",灭表示 "0",则在 " D_1 D_2 D_1 D_3 位组 LED 灯上显示的编码值是 "0101" (这是 "正逻辑"编码值),在 BCD 编码中,"0101" 下好代表十进制数的 "5"。

大家可以自己动手搭建如图 2-23 所示的电路,并验证 74147 编码器的逻辑功能。需要注意的是,74147 只有 $A_1 \sim A_2$ 共 9 路输入,也就是可以对 9 个按键进行编码,而数字键盘中有 0~9 共 10 个按键,其中 "0"这个数字键,没有经过 74147 编码,其实 74147 在没有任何低电平信号输入时,其输出的 4 位编码是 "1111",转换成正逻辑就是 "0000",而 "0000"这个 BCD 编码正是数字 "0"的码值。所以在图 2-23 所示的电路中对于数字键 "0"可以不用验证。若换成 CD40147 这块芯片,就可以实现对 0~9 这 10 个数字键的编码功能,这一差别请读者自己进一步学习和研究。




图 2-23 1~9 数字键盘编码电路

2.3 译 码 器

译码就是将某种代码(如二进制码、BCD 码)转换成某一信息输出的过程,译码是编码的逆过程。在编码时,每一种二进制代码都被赋予了特定的含义,即都表示了一个确定的



信号或者事件。译码则是把具有特定含义的这组代码"翻译"出来,用另一个信号来表示 二讲制代码的原意。

实现译码功能的电路称为译码器。译码器主要有两种类型:一种是将一系列代码转换成与之一一对应的有效信号,这种译码器可称为唯一地址译码器,如计算机系统中的地址译码器:另一种是将一种代码转换成另一种代码,这种译码器称为代码转换器,如 LED 数码管和 LCD 的译码器。


常用的集成电路译码器有 74138(3 线-8 线译码器)、74139(双 2 线-4 线译码器)、7442(二十进制译码器)、7448(7 段共阴数码管显示译码器)、74247(7 段共阳数码管显示译码器)等。

2.3.1 基本译码器

1. 2线-4线译码器

如图 2-24 所示,由 4 个与非门和 3 个非门组成一个二进制译码器,输入有 X_0 、 X_1 和 En 共 3 个变量,输出有 Y_0 \sim Y_1 共 4 个变量。每一组二进制代码输入都对应一位有效的二进制数输出。

74139 译码器中其中一个译码器就是如图 2-24 所示的 2线-4线译码器。



1) 功能描述

如表 2-7 所示,图 2-24 所示电路是一个 2 线-4 线的译码器,其功能是将 " X_1X_0 " 输入的二进制代码转译成一位二进制信号输出,不同的代码对应不同的输出端 " $Y_1\sim Y_0$ "的 低电平信号。例如,当 $X_1X_0=01$ 时,对应 $Y_1=0$; 当 $X_1X_0=11$ 时,对应 $Y_2=0$ 。另外,电路还设置了使能端 En,当En为1时,无论 " X_1X_0 "为何种状态,输出全为 1,译码器为关闭状态;而当En为0时,对应于 " X_1X_0 "的某个代码,其中只有一个输出变量为 0,其余各输出变量均为 1。因此En变量是译码器的一个控制信号。

	输入			输	4	
En	X_1	X_0	Y_3	Y_2	Y_1	Y_0
1	×	×	1	1	1	1

表 2-7 二进制译码器的真值表

	输入			输	出	
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

根据图 2-24 所示的电路结构和表 2-7 所示的真值表可写出各输出端的逻辑表达式。

$$Y_0 = \overline{En \cdot \overline{X_1} \cdot \overline{X_0}}$$
 (2-17)

$$Y_{1} = \overline{En \cdot X_{1} \cdot X_{0}}$$
 (2-18)

$$Y_{2} = \overline{En \cdot X_{1} \cdot X_{0}}$$

$$Y_{3} = \overline{En \cdot X_{1} \cdot X_{0}}$$
(2-19)
(2-20)

$$Y_3 = \overline{En \cdot X_1 \cdot X_0} \tag{2-20}$$

2) 软件仿真

下面应用 Quartus II 7.2 软件对图 2-24 所示的电路进行功能仿真,验证电路的正确性, 软件操作的方法和步骤如下。

- (1) 启动 Quartus II 7.2 软件,选择 "File" 菜单中的 "New Project Wizard" 选项,弹 出新建项目工程对话框,新建一个项目工程,工程名称和设计文件名称都为"decoder 1", 根据软件的向导完成工程项目的建立。
- (2) 选择 "File" 菜单中的 "New" 选项, 在弹出的 "New" 选项对话框中选择 "Block Diagram/Schematic File"选项,单击"OK"按钮,新建一个原理图输入设计文件。设计如 图 2-25 所示的原理图。




图 2-25 2 线-4 线译码器仿真电路

- (3) 保存设计文件后单击工具栏中的"Start Compilation"按钮,进行编译。
- (4) 选择 "File" 菜单中的 "New" 命令, 在弹出的 "New" 对话框中选择 "Other Files" 选项卡中的"Vector Waveform File"选项,单击"OK"按钮,新建一个波形输入文件,分 时段定义各个输入信号有一个低电平信号输入,如图 2-26 所示。



		Value at	O ps	20.0	ns	40. Q	ns	60. Q	ns	80.0	ns ns	100.	0 ns
	Name	110.0 ns											110
i ≥0	En	T O											
<u>i</u> 1 1 1 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1	X1	V O									9		
i ≥ 2	XO.	V O											
@ 3	13	UX	******	****	*****	*****	XXXX	XXXXX	XXXXX	*****	****	****	****
@≯3 @≯4	12	UX	**************************************	****	*****	*****	*****	******	****	******	*****	******	****
⊕ 5	Y1	UX	****	****	****	*****	****	******	****	****	****	*****	****
⊕ 6	YO	υx	XXXXXX	****	****	****	88888 88888	*****	8 8888	******	****	::::::::::::::::::::::::::::::::::::::	****

图 2-26 译码器仿真输入波形

(5) 保存波形文件后单击工具栏中的"Start Simulation"按钮,进行仿真,仿真结果如图 2-27 所示。

	Yone	Value at	O ps	10.0 ns	20.0 ns	30.0 ns	40.0 ms	50.0 ns	60.0 ns	70.0 ms	80.0 n.s	90.0 ns	100.0 ns
	Xone	170.0 ns							(4)				
II 0	En	ν ο							ΛX				
<u>ii≥1</u>	X1	υo											_
200 → 0 200 → 1 200 → 2 200 → 3 200 → 4 200 → 5 200 → 6	200	v o				_		7.					-
2 3 3	13	¥ 1						1181	1				
⊕4	12	V 1						VAL	_				
9 9≥5	Yı	V 1					_ \	10		\neg			
29 6	10	v o					7	· *					
						/	18	<i>Y</i>					

图 2-27 译码器仿真波形

从以上的仿真波形图中可以看出,En 为高电平时(即时间轴的 $10.0\sim60.0$ ns 期间),输出全为 1;En 为低电平时(即时间轴的 $60.0\sim100.0$ ns 期间),输出结果跟随 X_1X_0 的状态变化, $X_1X_0=0$ 0 时,只有 $Y_0=0$, $X_1X_0=0$ 1 时,只有 $Y_1=0$, $X_1X_0=1$ 1 时,只有 $Y_2=0$, $X_1X_0=1$ 1 时,只有 $X_1=0$ 0,验证结果符合表 2.7 电路的逻辑功能。

2. 3线-8线译码器

74138 是 3 线-8 线译码器,其芯片的引脚封排列如图 2-28 所示。该译码器的第 1、2、3 引脚是 3 位二进制代码输入端 A_0 、 A_1 、 A_2 ,第 4、5、6 引脚是使能控制输入端 $\overline{E_1}$ 、 $\overline{E_2}$ 、 $\overline{E_3}$,输出端有 8 个,分别是第 15、14、13、12、11、10、9、7 引脚的 $\overline{Y_0}$ 、 $\overline{Y_1}$ 、 $\overline{Y_2}$ 、 $\overline{Y_3}$ 、 $\overline{Y_4}$ 、 $\overline{Y_2}$ 、 $\overline{Y_3}$ 、 $\overline{Y_4}$ 、 $\overline{Y_5}$ 、 $\overline{Y_6}$ 。因为有 3 位代码输入,8 路信号输出,所以称之为 3 线-8 线的译码器。



图 2-28 74138 译码器引脚排列



1) 功能描述

74138 的逻辑功能真值表如表 2-8 所示。根据分析可知,当使能端 $E_5=0$ 、 $\overline{E_2}=1$ 、 $\overline{E_1}=1$ 时,无论 A_0 、 A_1 、 A_2 输入何值,译码器输出端全为高电平,即译码器为非工作状态。当 $E_3=1$ 、 $\overline{E_2}=0$ 、 $\overline{E_1}=0$ 时,译码器的 8 个输出端随着" A_0 、 A_1 、 A_2 "3 位代码值的变化,有唯一的一个输出端输出低电平与之对应。例如,当 A_2 、 A_1 、 $A_0=000$ 时,只有 $\overline{Y_0}=0$ 。且随着 A_2 、 A_1 、 A_0 3 位二进制代码值的递增,依次在 $\overline{Y_0}\sim\overline{Y_0}$ 输出端输出低电平。实现了 3 位二进制代码的 8 个状态的译码功能。

				1	¢ 2-0	74100 1	Z14-71H	C>+ IE 1	χ.				
		输	λ						输	出			
E_3	$\overline{E_2}$	$\overline{E_1}$	A_2	$A_{\rm l}$	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	\overline{Y}_3	Y,	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
L	×	×	×	×	×	Н	Н	Н	H	Н	Н	Н	Н
×	Н	\times	\times	×	\times	Н	H	H	Н	H	Н	H	H
\times	×	Н	×	×	\times	Н	H	H	Н	H	Н	H	H
H	L	L	L	L	L	L	H	Н	Н	Н	Н	H	Н
H	L	L	L	L	Н	H	L	Н	H	H	H	H	H
H	L	L	L	H	L	H	Н	L	H	H	H	H	H
H	L	L	L	H	H	H	H	Н	L	H	H	H	H
H	L	L	H	LV	L	Н	H	H	H	L	H	H	H
H	L	L	Н	L	Н	Н	H X	H	× H	H	L	H	H
Н	L	L	Н	Н	L	Н	H	H	Н	H	Н	L	Н
H	L	L Z	H	Н	Н	H	H	Н	Н	H	Н	H	L

表 2-8 74138 逻辑功能直值表

注: "H"表示高电平, "L"表示低电平, "×"表示不相干。

74138 是应用非常广泛的译码器,与其他译码电路组合后可以构成 4 线-16 线、5 线-32 线或 6 线-64 线的译码器。与门电路组合后可以实现不同的逻辑函数功能,假如利用 3 个使能端作为数据输入端,还可以作为数据分配器使用。

2) 应用举例

(1) 用一个 74138 译码器实现函数 $L=AB+\overline{A}\cdot\overline{C}$ 的逻辑功能。在应用 74138 构建电路 之前先对上述逻辑函数进行如下变换。

$$L = AB + \overline{AC}$$

$$= ABC + AB\overline{C} + \overline{ABC} + \overline{ABC}$$

$$= \overline{(ABC)} \cdot \overline{(ABC)} \cdot \overline{(\overline{ABC})} \cdot \overline{(\overline{ABC})}$$






图 2-29 74138 实现函数 L = AB + AC 的电路

(2) 用 74138 作为数据分配器。依据 74138 使能端E, 的作用,E, 输入为高电平时, A_0 、 A_1 、 A_2 若有代码输入,则会在 $Y_0 \sim Y$, 输出端中有一路输出为低电平,至于是哪一路输为低电平,则取决于 A_0 、 A_1 、 A_2 的代码值。

当E、输入低电平时, $Y_0 \sim Y_1$ 、输出全为高电平。因此假如有一个连续的脉冲信号(高、低电平按一定频率交替变换的信号)接入E、端,并希望能按一定的地址去控制这个脉冲信号分配到不同的 8 路输出端中,就可以实现一个数据分配器的功能。具体电路如图 2-30 所示。




图 2-30 74138 实现数据分配器功能

脉冲经过 74138 后, 在输出端得到的为什么是反向的脉冲信号, 假如脉冲从 \overline{E} , 或 \overline{E} , 使能端接入, 那么在输出端得到的脉冲信号是不是反向的呢? 请读者自己进一步分析。



问题思考

试设计一全加器电路,设被加数为 A,加数为 B,来自低位的进位为 C_{l-1} ,和为 S,向高位的进位为 C_l 。要求有如下几个。

- (1) 列出真值表。
- (2) 写出输出逻辑函数表达式。
- (3) 使用 74138 画出电路图。

3. 二-十进制译码器

二进制-十进制的转换是译码器重要的应用之一。在8421BCD码中,十进制数的0~9 共10个数字对应的4位二进制数是0000~1001,由于人们不习惯直接识别二进制数,所以采用二十进制译码器来解决。

7442 是一个简单实用的二一十进制译码器,译码器的输入端是 A , B , C 、 D ,组成了 4 位二进制 BCD 码,输出端有 10 个,分别是 $Y_0 \sim Y_0$,具体引脚排列如图 2-31 所示。



图 2-31 7442 译码器引脚排列

7442 译码器的逻辑功能真值表如表 2-9 所示。输入、输出变量之间的对应关系请读者自行分析,这里不再赘述。

**- /*-		输	λ						输	出				
数值	D	С	В	Α	Y ₀	Y ₁	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	Y_8	Y_9
0	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н
1	L	L	L	H	Н	L	Н	H	H	H	Н	H	H	Н
2	L	L	H	L	Н	H	L	Н	Н	Н	H	H	H	Н
3	L	L	H	H	Н	H	Н	L	H	Н	Н	H	H	H
4	L	H	L	L	Н	H	H	H	L	H	H	Н	H	Н
5	L	H	L	H	Н	H	H	Н	Н	L	H	H	H	H
6	L	H	H	L	Н	H	H	H	H	H	L	H	H	H
7	L	H	H	H	Н	H	H	H	H	H	H	L	Н	H
8	Н	L	L	L	Н	H	H	H	H	H	H	H	L	H
9	н	ĭ	ĭ	н	н	н	н	н	н	н	н	н	н	ĭ

表 2-9 7442 逻辑功能真值表

注: "H"表示高电平, "L"表示低电平。

2.3.2 显示译码器

在数字系统中经常要将数字量显示出来,如数字手表、计算器、手机等,都使用了数码显示器,数码显示器就是用来显示数字、文字或符号的器件。7 段数字显示器是目前常用的显示方式,它能直观地显示0~9 等阿拉伯数字。

7 段数字显示器需要使用专门的译码器,把二进制数据转换成分段式显示代码,然后 动显示器。7 段数字显示器中的发光器件有发光二极管和液晶显示器,这里主要介绍由 7 个发光二极管组成的数码管和其驱动译码器。

1. 数码管

数码管是一种常用的电子器件。元器件生产企业为了用户使用方便,生产了各种封装的数码管,有单个封装的,也有2个、3个、4个甚至6个放在。起封装的,其实物如图 2-32 所示。单个封装的数码管有10个引脚, a、b、c、d、e、f、g为驱动端,com为公共端, 其引脚排列如图 2-33 所示。



1) 数码管的结构

如图 2-34(a)所示,数码管的内部是由 7 个发光二极管按着"8"字形组装而成,带小数点的发光二极管多一个发光二极管。数码管有共阴、共阳两种类型,若是共阴的数码管,则其内部的发光二极管的阴极端全部连在一起作为公共端(com),阳极则全部作为驱动端,如图 2-34(b)所示。若是共阳的数码管,则其内部所有发光二极管的阳极全部连接在一起作为公共端,而阴极全部作为驱动端,如图 2-34(c)所示。

2) 数码管驱动原理

根据发光二极管的单向导电性,发光二极管若要点亮,则需要在其阳极端接高电平,而阴极端加低电平。二极管的亮度与流过的电流有关,电流越大,亮度越强。为了保护发光二极管不被烧毁,在实际使用中,需要串联一个限流电阻,电阻值在 330~680Q,如图 2-35(a)所示。




图 2-34 数码管结构

对于共阴极接法的数码管来说,若要显示"3"这个数字,要将数码管的a、b、c、d、g 这 5 个驱动端加高电平,e、f端加低电平,并且com 端加低电平。这样a、b、c、d、g 对应的 5 个发光二极管全部点亮,而e、f 对应的发光二极管不亮,这样在视觉上就可以看到一个"3"的字形,如图 2-35(b)所示。

对于共阳极的数码管来说,若要显示"2"这个数字,就要将数码管的 a、b、d、e、g 这 5 个驱动端加低电平,c、f端加高电平,并且 com 端也要加高电平。这样 a、b、d、e、g 对应的 5 个发光二极管就会点亮,而 c、f 对应的发光二极管不亮,这样在视觉上就可以看到一个"2"的字形,如图 2-35(c)所示。




图 2-35 数码管显示驱动原理

2. 共阴数码管显示译码器

共阴数码管需要用高电平驱动, CD4511 和 7448 集成电路都是 7 段共阴数码管的显示



译码驱动电路,图 2-36 所示为这两个芯片的引脚排列。以下重点介绍 CD4511 的逻辑功能 和其应用,7448 的逻辑功能与 CD4511 类似,请读者自己查资料学习。






图 2-36 CD4511 和 7448 译码器引脚排列

1) 功能描述

CD4511 具有译码、锁存、消隐和测试灯等功能,能对 0~9 这 10 个数字的 BCD 码译码, 其逻辑功能真值表如表 2-10 所示。

CD4511 芯片各引脚的功能如下。

 \overline{LT} : 第 3 脚,测试灯控制信号输入端。当 \overline{LT} = 0 时,无论其他引脚输入为何状态,译码器输出全为 1,7 段均发亮,显示"8",主要用来检测数码管是否有字段损坏。

 \overline{BI} :第4脚,消隐控制信号输入端。当 \overline{BI} =0(\overline{LT} =1)时,不管其余输入端状态如何,译码器输出全为0,7段数码管均处于熄灭(消隐)状态,不显示数字。

LE: 第 5 脚, 锁存控制信号输入端。当 LE=0 时, 允许译码输出;当 LE=1 时译码器处于锁定保持状态,译码器的输出保持在 LE=0 时的数值。

 D_0 、 D_1 、 D_2 、 D_3 为8421BCD 码输入引脚,a、b、c、d、e、f、g 为译码输出引脚,输出为高电平有效。各十进制数字显示的码值如表 2-10 所示。

	1	V	1-			17/	Δ.							
显示数		V		输入							输出			
或功能	<u>LT</u>	BI	LE	D_3	D_2	D_1	D_0	а	b	С	d	е	f	g
0	1	1	0	0	0	0	0	1	1	1	1	1	1	0
1	1	1	0	0	0	0	1	0	1	1	0	0	0	0
2	1	1	0	0	0	1	0	1	1	0	1	1	0	1
3	1	1	0	0	0	1	1	1	1	1	1	0	0	1
4	1	1	0	0	1	0	0	0	1	1	0	0	1	1
5	1	1	0	0	1	0	1	1	0	1	1	0	1	1
6	1	1	0	0	1	1	0	0	0	1	1	1	1	1
7	1	1	0	0	1	1	1	1	1	1	0	0	0	0
8	1	1	0	1	0	0	0	1	1	1	1	1	1	1
9	1	1	0	1	0	0	1	1	1	1	0	0	1	1
测试灯	0	×	×	×	×	×	×	输出:	全部为	1,7段	と发光:	二极管的	产亮	
消隐	1	0	×	×	×	×	×	输出:	全部为	0,7段	と发光:	- 极管的	主灭	
锁存	1	1	1	×	×	×	×	输出作	保持前	一次LI	三0时	的结果		

表 2-10 CD4511 逻辑功能真值表



2) 应用举例

结合之前学过的 74147 优先编码器,应用 CD4511 和共阴的数码管,设计一个计算器数字键盘编码、译码和数字显示电路,并测试 CD4511 的测试灯、消隐和锁存等功能。设计的电路如图 2-37 所示。电路的工作原理请读者结合所学的知识自己分析。





图 2-37 编码、译码和数码管显示电路

3. 共阳数码管显示译码器

共阳数码管用要低电平驱动,7段共阳数码管的显示译码驱动电路有74247和7447等芯片,如图2-38所示为这两个芯片的引脚排列。








图 2-38 74247 和 7447 译码器引脚排列

1) 功能描述

74247 译码器具有译码、消隐和测试灯等功能,与 CD4511 和 7448 所不同的是输出低电平的有效码值,并具有"0 消隐"的功能,还能对 10~14 这 5个数字的 BCD 码译码,显示出特定的字形。其逻辑功能真值表如表 2-11 所示。

表 2-11 74247 逻辑功能真值表

显示数			4	俞入			1/1				输出			
或功能	<u>LT</u>	RBI	BI I RBO	D_3	D ₂ /	D ₁	D _o	а	b	с	d	е	f	g
0	1	1	1	0	1011	0	0	0	0	0	0	0	0	1
1	1	\times	1	0	0	0	1	, X	0	0	1	1	1	1
2	1	×	1	0	0	1	0	0	0	1	0	0	1	0
3	1	×	1	0	0	1	\1.X	0	0	0	0	1	1	0
4	1	X	/1	0	1	0	0	1	0	0	1	1	0	0
5	1	(XP	1	0	1	10	1	0	1	0	0	1	0	0
6	1	×	1	0	1	1	0	0	1	0	0	0	0	0
7	1	×	1	0	1	1	1	0	0	0	1	1	1	1
8	1	×	1	1	0	0	0	0	0	0	0	0	0	0
9	1	×	1	1	0	0	1	0	0	0	0	1	0	0
10	1	×	1	1	0	1	0	1	1	1	0	0	1	0
11	1	×	1	1	0	1	1	1	1	0	0	1	1	0
12	1	×	1	1	1	0	0	1	0	1	1	1	0	0
13	1	×	1	1	1	0	1	0	1	1	0	1	0	0
14	1	×	1	1	1	1	0	1	1	1	0	0	0	0
15	1	×	1	1	1	1	1	1	1	1	1	1	1	1
测试灯	0	×	1	×	×	×	×	全部	输出作	电平	,字段	全亮		
消隐	×	×	0	×	×	×	×	全部	输出高	6电平	,字段	全灭		
"0" 消隐	1	0	0	0	0	0	0	输入	BCD	码为(0000 时	,消图	急	



其各引脚的功能如下。

 \overline{LT} : 第 3 脚,测试灯控制信号输入端。当 \overline{LT} = 0,第 4 引脚 \overline{BI} 为高电平时,其余引脚输入无论为何状态,译码器输出全为 0,7 段均发亮,显示"8"字形,用于测试数码管中每个字段的发光二极管是否正常。

 $\overline{BI/RBO}$: 第4脚,消隐控制信号输入端,同时也是脉冲消隐的输出端。当 $\overline{BI/RBO}$ =0 时,不管其他输入端状态如何, $a\sim g$ 输出端为截止状态,均为高电平,数码管的全部字段 全熄灭。

 \overline{RBI} : 第 5 脚, "0" 消隐控制信号输入端。当 $D_0 \sim D_1$ 输入为 "0000", 并且 \overline{RBI} = 0, \overline{LT} = 1 时,译码器输出全为 1,数码管处于熄灭(消隐)状态,不显示数字 "0",第 4 引脚脉冲消隐输出端(\overline{BI} / \overline{RBO})此时为低电平。

 $D_0 \sim D_3$ 为 8421BCD 码输入端, a, b, c, d, e, f, g 为译码输出端, 输出为低电平有效。各十进制数字显示的码值如表 2-11 所示。

2) 软件仿真

为了进一步熟悉和掌握 74247 译码器的功能, 下面用 Quartus II 软件对其进行功能仿真, 具体操作步骤如下。

- (1) 启动 Quartus II 7.2 软件,选择 "File" 菜单中的 "New Project Wizard…" 选项, 弹出的新建项目工程对话框,新建、个项目工程,工程名称和设计文件名称都为 "YM74247",根据软件的向导完成工程项目的建立。
- (2) 选择 "File" 菜单中的 "New" 选项, 弹出新建项目上程对话框, 在弹出的 "New" 对话框中选择 "Block Diagram/Schematic File" 选项, 单击 "OK" 按钮, 新建一个原理图输入设计文件。设计如图 2-39 所示的仿真图。




图 2-39 74247 仿真电路

- (3) 保存仿真设计文件,单击工具栏中的"Start Compilation"按钮,进行编译。
- (4) 继续选择 "File" 菜单中的"New"选项,单击"OK"按钮,在弹出的"New" 对话框中选择"Other Files"选项卡中的"Vector Waveform File"选项,单击"OK"按钮, 新建一个仿真波形输入文件,分时段定义各个输入信号的高低电平,如图 2-40 所示。
- (5) 保存波形文件,单击工具栏中的"Start Simulation"按钮,选择功能仿真,仿真结果如图 2-41 所示。






图 2-40 74247 仿真输入波形





图 2-41 74247 仿真波形

2.4 数据选择器

数据选择器也称为数据多路器,是一个把多路数据中的某一路数据按照地址编号传送 到公共数据端输出的组合逻辑电路。

数据选择器就像一把单刀多掷开关,其示意图如图 2-42 所示。在一些高速信号处理应 用中,数据选择要用电子电路来控制,而不用机械开关来控制。




图 2-42 数据选择开关示意图



2.4.1 基本数据选择器

图 2-43 所示为由与门、或门和非门组合而成的基本的 4 选 1 数据选择器。该电路外部的 4 路数字信号分别连接到 $X_i \sim X_i$ 4 个数据端, $S_0 \sim S_i$ 为地址选择信号输入端, $X_i \sim X_i$ 的 4 路数字信号分别连接到 $X_i \sim X_i$ 4 个数据端, $S_0 \sim S_i$ 的控制信号。当 $S_i S_0 = 00$ 时, X_i 端的信号被选中,并从 Y 端输出:当 $S_i S_0 = 01$ 时, X_i 端的信号被选中,并从 Y 端输出:当 $S_i S_0 = 10$ 时, X_i 端的信号被选中,并从 Y 端输出:当 $S_i S_0 = 11$ 时, X_i 端的信号被选中,并从 Y 端输出。




图 2-43 基本数据选择器

电路的工作原理请读者自己分析。

2.4.2 8 洗 1 数据选择器

74151 集成电路是一个 8 选 1 的数据选择器,芯片引脚排列如图 2-44 所示。




图 2-44 74151 芯片引脚排列

芯片引脚功能说明如下。

数据输入端为 $D_0 \sim D_7$; 地址输入端为 $S_0 \sim S_2$; 使能输入端为 \overline{E} ; 数据输出端为Y和 \overline{Y} 。 1) 功能描述

74151 的逻辑功能真值表如表 2-12 所示。由真值表可知,当使能端E=1 时,数据选择器的输出端为"0",即芯片为非工作状态。当E=0 时,若数据选择器的 3 个地址输入端 $S_0 \sim S_1$ 有地址码输入,则 Y 输出端就有对应的数据输出。而 Y 端究竟输出什么信号,



是由 $S_0 \sim S_1$ 的地址码决定的,当 $S_2S_1S_0=000$ 时,Y端输出的是 D_0 端的信号,即 $Y=D_0$,若此时 D_0 为高电平"1",那么 Y 也为高电平"1";而若 $D_0=0$,则 Y=0;若 D_0 端连接的是一个连续变化的脉冲信号,则 Y输出的也是与 D_0 端相同的脉冲信号。同样的,当 $S_2S_1S_0=001$ 时,Y端输出的是 D_1 端的信号,即 $Y=D_1$;以此类推,当 $S_2S_1S_0=111$ 时,Y端输出的则是 D_1 端的信号,即 $Y=D_2$;

	幹	介入		输出
S_2	S_1	S_0	E	Y
×	×	×	1	0
0	0	0	0	D_0
0	0	1	0	D_1
0	1	0	0	D_2
0	1	1	0	D_3
1	0	0	0	D_4
1	0	1 /	0	D_5
1	1	0	0	D_6
1	1	17/1	0	D_7

表 2-12 74151 真值表

所以当 \overline{E} =0时,输出Y= \overline{S}_2 、 \overline{S}_1 • \overline{S}_0 • D_0 + \overline{S}_2 • \overline{S}_1 * S_0 • D_1 + \overline{S}_2 • S_1 • S_0 • D_1 + \overline{S}_2 • \overline{S}_1 •

2) 应用举例

(1) 用一个 74151 芯片实现函数 $Y = \overline{ABC} + \overline{ABC} + AB$ 的逻辑功能。

在应用 74151 设计电路之前先把所给的函数变换成最小项表达式。

$$Y = \overline{ABC} + A\overline{BC} + AB\overline{C} + AB\overline{C}$$
 (2-21)

用 S_0 、 S_1 、 S_2 去替换 A 、 B 、 C 后, 得到:

$$Y = \overline{S_0}S_1S_2 + S_0\overline{S_1}S_2 + S_0S_1\overline{S_2} + S_0S_1S_2$$
 (2-22)

$$Y = D_6 + D_5 + D_3 + D_7 (2-23)$$

那么,假如将 74151 的 D_3 、 D_5 、 D_6 、 D_7 都置高电平 1,而同时将 D_6 、 D_1 、 D_2 、 D_4 都置低电平 0,也就是把 74151 的 D_3 、 D_5 、 D_6 、 D_7 这 4 个数据输入端接+5V 电源,而且同时把 D_6 、 D_1 、 D_2 、 D_4 这 4 个数据输入端接地,然后用 74151 的地址码输入端 $S_6 \sim S_2$ 作为上述函数的输入变量,那么 74151 就实现了函数的逻辑功能。具体电路的实现如图 2-45 所示。




图 2-45 74151 实现逻辑函数电路

(2) 用两个 74151 芯片实现 16 选 1 的数据选择器。74151 的第 7 引脚是一个使能端,当 \overline{E} =1 时,无论地址码输入端 $S_0 \sim S_2$ 输入何值,输出端 Y 都是 0,而只有当 \overline{E} =0 时,数据选择器才会正常工作。利用 \overline{E} 这个引脚的特殊功能,可以将芯片的 \overline{E} 端作为第 4 个地址码的输入位、即把 \overline{E} 当作 $S_0 \sim S_2$ 就组成了 4 位地址码的输入端,每个 74151 芯片都有 8 个数据输入端,两个 74151 的输出端可以通过一个 2 输入的或门,将两路输出合并成一路输出。

下面通过软件仿真的方法来设计并验证 16 选 1 数据选择器的电路功能。

- ① 启动 Quartus II 7.2 软件,新建一个项目工程(名称为 MUX16_1),保存工程的相关设置,注意保存的文件名称和路径不能出现中文字符。
- ② 新建一个原理图输入文件,从软件自带的库中找到 74151,并在图形编辑界面中放置两个 74151,用一个非门将两个 74151 的使能端连接在一起,输出端 Y用 2 输入或门并联, Y非端用 2 输入的与门并联。完成的电路原理图如图 2-46 所示。
 - ③ 编译原理图文件, 查看是否有错误。
- ④ 新建一个波形输入文件,编辑好各输入引脚的波形,用于为要验证的电路加载输入信号。为了验证电路的功能,在 $D_0 \sim D_1$ 。输入端要分时段给出一个高电平,而且查看 $S_0 \sim S_3$ 当前的码值是否对应。完成的输入波形如图 2-47 所示。
- ⑤ 保存波形文件,将仿真模式设置为功能仿真,并运行仿真,得到的仿真结果如图 2-48 所示。






图 2-46 两片 74151 实现 16 选 1 数据选择器电路原理图




图 2-47 两片 74151 实现 16 选 1 数据选择器输入波形




图 2-48 两片 74151 实现 16 选 1 数据选择器功能仿真波形



2.5 比 较 器

在数字系统中,特别是在计算机中常需要对两个数的大小进行逻辑判断,数据比较器就是一个对两组二进制数进行比较以判断其是否相等的电路。比较结果有A>B、A<B 和A=B 3 种情况。

2.5.1 1位数据比较器

1 位数据比较器是多位比较器的基础,图 2-49 所示为由非门、与门和或非门组成的 1 位数据比较器逻辑电路。该电路对 A 和 B 两个 1 位二进制数进行比较,电路有 3 种状态输出: $Y_{A>B}$ 、 $Y_{A=B}$ 和 $Y_{A<B}$ 。 当 A>B 时, $Y_{A>B}$ 输出为高电平: 当 A=B 时, $Y_{A=B}$ 输出高电平; 当 A<B 时, $Y_{A=B}$ 输出高电平。




图 2-49 1位数据比较器逻辑电路

根据以上逻辑电路, 可以得到如下逻辑表达式。

$$\begin{cases} Y_{A < B} = \overline{AB} \\ Y_{A = B} = \overline{AB} + \overline{AB} \end{cases}$$

$$\begin{cases} Y_{A < B} = \overline{AB} + \overline{AB} \end{cases}$$

$$(2-24)$$

根据逻辑表达式可以得到电路的逻辑功能真值表,如表 2-13 所示。

输入 输出 $Y_{A \leq R}$ $Y_{A=R}$ $Y_{A>R}$ Α В 0 0 0 1 0 0 0 1 0 0 0 0 0

表 2-13 1 位数据比较器的逻辑功能真值表

2.5.2 4 位数据比较器

7485是一个4位数据比较器,其引脚排列如图2-50所示。输入端包括 $A_0 \sim A_1$ 和 $B_0 \sim B_1$,以及扩展输入端 $I_{4<8}$ 、 $I_{4=8}$ 和 $I_{4>8}$,比较结果输出端为 $F_{4<8}$ 、 $F_{4=8}$ 和 $F_{4>8}$ 。扩展输入



端用于与其他数据比较器的输出连接,以便组成位数更多的比较器。




图 2-50 7485 芯片引脚排列

1) 功能描述

7485 的逻辑功能真值表如表 2-14 所示。该比较器的比较原理是两个 4 位数从 A 的最高位 A,和 B 的最高位 B,开始比较,如果它们不相等,则该位的比较结果可以作为两数的比较结果。若最高位 A, B,则再比较次高位 A,和 B,,以此类推。显然,如果两数相等,那么必须将比较进行到最低位才能得到结果。若仅对当前 A 位数进行比较,则应对扩展比较的输入端 $I_{A<B}$ 、 $I_{A=B}$ 和 $I_{A>B}$ 进行适当的处理,即令 $I_{A<B}$ = 0 、 $I_{A=B}$ = 1 和 $I_{A>B}$ = 0。

			输出						
A_3 , B_3	A_2 , B_2	A_1 , B_1	A_0 , B_0	$I_{{\scriptscriptstyle A}>{\scriptscriptstyle B}}$	$I_{A>B}$	$I_{A=B}$	$F_{\scriptscriptstyle A>\scriptscriptstyle B}$	$F_{{\scriptscriptstyle A}<{\scriptscriptstyle B}}$	$F_{A=B}$
$A_3 > B_3$	×	×	1×	×	XX	X	1	0	0
$A_3 < B_3$	×	×	×	×	- XX	×	0	1	0
$A_3 = B_3$	$A_2 > B_2$	×)	×	X	×	×	1	0	0
$A_3 = B_3$	$A_2 < B_2$	X	×	X	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_{\rm l} < B_{\rm l}$	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	×	×	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	0	0	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	0	1	1	0

表 2-14 7485 逻辑功能真值表

2) 应用举例

应用 7485 比较器搭建一个简单的复印机工作时的复印数量控制电路。

当使用复印机时,事先将需要复印的纸张数设置好,并存储到复印机的控制电路中,复印机在工作时,内部电路会自动计数,会有一个已经复印的纸张数存在复印机的控制电路中。现在需要设计一个控制电路,比较预存的数据和已经复印的数据的大小,当两者相



等时,产生一个控制信号使复印机自动停止复印。具体电路如图 2-51 所示。




图 2-51 使用 7485 比较器实现复印机控制电路

存储器(A)保存 4 位数 0010(2),表示当前已经复印的数量,存储器(B)保存 4 位数 1010(10),表示需要复印的数量。7485 比较这两个数据产生 3 位输出控制信号,如果 4 位数 A 小于数据 B,则 7485 引脚 7 输出高电平,表示复印机还需继续复印;如果 A 等于 B 则 7485 的引脚 6 输出高电平,表示已经完成所需的复印数量,停止复印。

小 结

- 1. 逻辑代数是分析和设计逻辑电路的工具。
- 分析组合逻辑电路的目的是确定已知电路的逻辑功能,其步骤大致如下。
 写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能
- 3. 应用逻辑门电路设计组合逻辑电路的步骤大致如下。
 - 列出真值表→写出逻辑表达式→逻辑化简和变换→画出逻辑图
- 4. 常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器等。 这些组合逻辑器件除了具有其基本功能外,通常还具有输入使能、输出使能、输入扩展、 输出扩展功能,使其功能更加灵活,便于构成较复杂的逻辑系统。
- 5. 应用组合逻辑器件进行组合逻辑电路设计时,所应用的原理和步骤与使用门电路 是基本一致的,但也有其特殊之处,包括以下几点。




- (1) 对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的形式一致,而不是尽量简化。
- (2)设计时应考虑合理充分应用组合器件的功能。同种类的组合器件有不同的型号,应尽量选用较少的器件数和较简单的器件满足设计要求。
- (3) 可能出现只需一个组合器件的部分功能即可满足要求,这时需要对有关输入、输出信号做适当的处理。也可能会出现一个组合器件不能满足设计要求的情况,这就需要对组合器件进行扩展,直接将若干个器件组合或者由适当的逻辑门将若干器件组合起来。

习 题


一、组合电路分析

1. 分析题图 2-1 所示组合电路的功能,要求写出其逻辑表达式,列出其逻辑功能真值表,并说明电路的逻辑功能。



题图 2-1

- 2. 由与非门构成的某表决电路如题图 2-2 所示,其中 A、B、C、D 代表 4 个人,Z 为 1 时表示议案通过。
 - (1) 试分析电路,说明议案通过情况共有几种。
 - (2) 分析 A、B、C、D 中谁的权力最大。




题图 2-2

- 3. 写出题图 2-3 所示电路中 S_0 、 C_0 、 S_1 、 C_1 的表达式。
- 4. 分析题图 2-4 所示组合电路的功能,要求写出其逻辑表达式,列出其逻辑功能真值



表,并说明电路的逻辑功能。




5. 试分析如题图 2-5 所示逻辑电路的功能,写出逻辑表达式和逻辑功能真值表。




選图 2-5

- 6. 如题图 2-6 所示, 电路的输入为余 3 码, 要求:
- (1) 写出逻辑表达式。
- (2) 列出逻辑功能真值表。
- (3) 说明电路的逻辑功能。



题图 2-6 7. 组合逻辑电路及输入波形如题图 2-7 所示,要求写出 L_1 、 L_2 、 L_3 的逻辑表达式,

分析电路功能,并画出 L_2 的波形。




题图 2-7

8. 分析如题图 2-8 所示电路的逻辑功能,写出 Y_1 、 Y_2 的逻辑函数式,列出其逻辑功 能真值表,说明电路的逻辑功能。



- 9. 分析题图 2-9 电路的逻辑功能。要求:
- (1) 写出各输出端的逻辑表达式并化简。
- (2) 列出其逻辑功能真值表。
- (3) 总结电路的逻辑功能。
- *10. 分析题图 2-10 所示电路, 写输出 Z 的最简与或逻辑函数表达式。




11. 写出如题图 2-11 所示组合电路输出函数 L 的表达式,列出其逻辑功能真值表,分



析逻辑功能。

12. 试分析如题图 2-12 所示由 1 位全加器及与或门组成的电路,写出 F 的表达式,并说明其功能。




13. 题表 2-1 是 4 选 1 数据选择器的功能表, 题图 2-13 是用 4 选 1 数据选择器设计的一个逻辑电路, 试写出输出逻辑函数 Z 的最简与-或表达式。


题表 2-1 4选 1数据选择器功能表

$A_{\rm l}$	A_0	\overline{E}	W
×	×	1	0
0	0 1	0	D_0
0	1/1/1	9-31	$D_{\rm i}$
1	5,0	XOXX	D_2
1	V'21	100	D_3


14. 分析题图 2-14 中所示的逻辑电路, 其中 741LS51 为 8 选 1 数据选择器, 要求写出输出函数 Z 的最简与-或表达式。



- 15. 写出题图 2-15 所示电路中 F₁、F₂的表达式。
- 16. 某电路如题图 2-16 所示,分别写出题图 2-16(a)4 选 1 数据选择器 74LS153 的输出函数表达式和题图 2-16(b)的 74LS138 译码器的输出函数表达式。




17. 分析如题图 2-17 所示组合电路的功能,要求写出 Z_1 、 Z_2 的逻辑表达式,列出其逻辑功能真值表,并说明电路的逻辑功能。



18. 己知 74LS00 的引脚排列如题图 2-18 所示,试在图中做适当连接,以实现函数 $Y = \overline{AC} + B$ 。








题图 2-18

二、组合电路设计

1. 有一水箱由大、小两台水泵 $M_{\rm L}$ 和 $M_{\rm S}$ 供水、如题图 2-19 所示。水箱中设置了 3 个水位检测元件 A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过 C 点时水泵停止工作;水位低于 C 点而高于 C 点时 C 点时 C 点 并不 C 。 证明 C 。 C



题图 2-19


- 2. 设计一个检测交通信号灯工作状态的逻辑电路,每组信号灯由红、黄、绿3盏灯组成。正常工作情况下,任何时刻必须有一盏灯亮,而且只允许有一盏灯亮,其他情况出现时电路发生故障。试设计一个故障检测电路,提醒维护人员修理。要求使用与非门实现逻辑电路。
- 3. 试用门电路设计一个水位报警电路,水位高度用 4 位二进制数 ABCD 表示,二进制数的值即为水位高度,单位为 m。当水位高于或等于 7m 时,白色指示灯 W 点亮,否则白色指示灯熄灭;当水位高于或等于 9m 时,黄色指示灯 Y 开始亮,否则黄色指示灯熄灭;当水位高于或等于 11m 时,红色指示灯 R 开始亮,否则红色指示灯熄灭。另外,水位不可能上升至 14m。要求:①列出真值表,②写出化简后的与一或逻辑表达式;③画出逻辑电路图。



- 4. 某建筑物的自动电梯系统有 5 个电梯,其中 3 个是主电梯,2 个是备用电梯。当上下人员拥挤,主电梯全被占用时,才允许使用备用电梯。现设计一个监控主电梯的逻辑电路,当任何 2 个主电梯运行时,产生一个信号 (L_1) ,通知备用电梯准备运行;当 3 个主电梯都在运行时,则产生另一个信号 (L_2) ,使备用电梯主电源接通,处于可运行状态(提示:可以用数据选择器或译码器或全加器实现)。
- 5. 某工厂有 3 个用电量相同的车间和一大、一小两台发电机,大发电机的供电量是 小发电机的两倍,若只有一个车间开工,小发电机便可以满足供电要求;若两个车间同时 开工,大发电机便可以满足供电要求;若 3 个车间同时开工,需要大、小发电机同时启动 才能满足供电要求。试设计一个控制器,实现对两个发电机启动的控制,具体芯片不限。
- 6. 某学校有3个实验室,每个实验室各需2kW电力。这3个实验室由两台发电机组供电,一台是2kW,另一台是4kW。3个实验室有时可能不同时工作,试设计一个逻辑电路,使资源合理分配。
- 7. 设计一个能被 2 或 3 整除的逻辑电路, 其中被除数 A, B, C, D 使用 8421BCD 编码。当能整除时,输出 L 为高电平,否则输出 L 为低电平。要求用最少的与非门实现(设 0 能被任何数整除)。
- 8. 设计表决电路,要求 *A、B、C* 3 人中只要有半数以上同意,决议就能通过。但同时 *A* 还具有否决权,即只要 *A* 不同意,即使多数人意见也不能通过(要求用与非门实现)。
- 9. 有3个温度探测器,当探测的温度超过60℃时,输出控制信号为1;当探测的温度低于60℃时,输出控制信号为0,当有两个或两个以上的温度探测器输出1信号时,总控制器输出1信号,自动控制调控设备,使温度降低到60℃以下。试设计一个组合逻辑电路实现上述表决电路。
- 10. 设计一个电话机信号控制电路。电路有 $I_0(火警)$ 、 I_1 (盗警)和 I_2 (日常业务)3 种输入信号,通过排队电路分别从 I_2 0、 I_3 1、 I_4 2、输出,在同一时间只能有一个信号通过。当同时有两个以上信号出现时,应首先接通火警信号,其次为盗警信号,最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路,要求用 I_3 2 输入端与非门来实现。
- 12. 人的血型有 A、B、AB、O 四种。输血时输血者的血型与受血者血型必须符合如 题图 2-21 所示用箭头指示的关系。试设计一个逻辑电路,判断输血者与受血者的血型是否符合上述规定(要求列出逻辑功能真值表)。
- 13. 用与非门设计一个组合电路, 其输入为 3 位二进制数, 当输入能被 2 或 3 整除时, 输出 F = 1, 其余情况 F = 0(设 0 能被任何数整除)。
- 14. 阿宝和紫霞夫妇有两个孩子小秦和小林,全家外出吃饭一般要么去水帘店,要么去盘丝店。每次出去吃饭前,全家要表决以决定去哪家餐厅。表决的规则:如果阿宝和紫霞两人都同意,或4人中多数同意去水帘店,则他们去水帘店;否则就去盘丝店。试设计一个组合逻辑电路实现上述表决电路(输出约定为F=1表示去水帘店,F=0表示去盘丝店)。

实用数字电子技术






15. 用一个 3 线-8 线译码器 74LS138 和与非门设计下列逻辑函数,要求画出连线图。 74LS138 的逻辑符号如题图 2-22 所示。

$$\begin{cases} F_1(A,B,C) = AC + A\overline{B}C + \overline{A}\overline{B}C \\ F_2(A,B,C) = \overline{A}\overline{B}C + A\overline{B}\overline{C} + BC \end{cases}$$

16. 试用如題图 2-23 所示的 8 选 1 数据选择器 74ES151 实现逻辑 $Z(A,B,C)=A\overline{BC}+A\overline{BC}+A\overline{BC}$ 。



- 17. 试设计一个全减器电路,并用 74138 集成块画出电路图。(设被减数为 A,减数为 B,来自低位的借位为 V_{l-1} ,差为 D,向高位的借位为 V_l 。)
 - (1) 列出其逻辑功能真值表。
 - (2) 写出输出逻辑函数表达式。
 - (3) 使用 74138 画出电路图。
- 18. 用一个8选1数据选择器74LS151设计一个多路表决电路,要求A、B、C3人中,只有两人以上同意,决议才能通过;否则决议不通过。
 - (1) 分析设计要求,列出其逻辑功能真值表。
 - (2) 写出逻辑函数表达式。
 - (3) 将表达式转化为 74LS151 的标准形式,并画出电路图。

第3章

锁存器触发器



本章主要内容为锁存器和触发器,除了为后续的时序逻辑电路分析和设计打下一定的 基础外,它们在键盘或按钮消抖、分频、功能转换等方面也有一定的应用。

通过本章的学习,使学生理解領存器和触发器的区别,熟悉不同电路结构領存器、触 发器的工作特点和典型芯片;理解5种不同功能触发器的逻辑功能,掌握触发器逻辑功能 的常用表示方法,理解常用触发器的逻辑符号、能分析简单的触发器电路的功能;掌握触 发器功能转换的方法,理解触发器中直接置位端和直接复位端的作用。

教学要求

知识要点	能力要求		相关知识	
锁存器	(2) 熟	解锁存器消抖原理 悉集成锁存器 悉使用 Quartus II 7.2 仿真分析	(1) RS 锁存器 (2) D 锁存器	
触发器	(1) 理解領存器和触发器的区分 (2) 掌握各种触发器的逻辑功能		(1) 触发器的逻辑功能 (2) 触发器的电路结构 (3) 触发器之间的转换	





在前面的章节中,我们已经学习了几种主要的逻辑门电路和组合逻辑电路。在本章中 将讨论用于锁存数字状态(1或 0)的数据存储电路。

这种类型的数字电路称为时序逻辑电路,它们的工作特点是任意时刻的输出状态不仅 与其当前输入信号有关,而且与此前电路的状态有关。它的结构特征是由组合逻辑电路和 存储电路组成,电路中存在反馈。

锁存器和触发器是构成时序逻辑电路的基本逻辑单元。锁存器与触发器共同点是具有 0 和 1 两个稳定状态,一旦状态被确定,就能自行保持;一个锁存器或触发器能存储一位 二进制码。它们的不同点是锁存器是对脉冲电平敏感的存储电路,在特定输入脉冲电平作 用下改变状态; 触发器是对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

本章主要讲解领存器、触发器的电路结构和工作原理,重点放在常用触发器(如 JK 触发器、D 触发器及 T 触发器)的逻辑功能和它们之间的功能相互转换上,另外,常见的触发器集成芯片及其应用也是非常有必要掌握的。通过本章的学习,可为后续时序电路的分析和设计打下坚实的基础。

3.1 锁 存 器

3.1.1 RS 锁存器

1. 基本 RS 锁存器

RS 锁存器是一种数据存储电路,由前面所介绍的基本逻辑门电路组成,将两个或非门交叉耦合,实现基本 RS 锁存器,如图 3-1 所示。




图 3-1 或非门构成的基本 RS 锁存器

1) 功能描述

本电路的逻辑功能如表 3-1 所示。



	SOUTH AND THE SECTION OF THE SECTION						
S R	Q ⁿ⁺¹	功能					
0 0	Q^n	保持					
0 1	0	置 0					
1 0	1	置 1					
1 1	×	不定					

表 3-1 或非门构成的基本 RS 锁存器逻辑功能

2) 原理说明

当 S 和 R 都为低电平时,输出 Q 的逻辑电平不变,即如果 Q 原来是高电平,则现在仍然是高电平,如果 Q 原来是低电平,则现在仍然是低电平; 当 R 为高电平,S 为低电平时,输出 Q 被置 1。当 S 为高电平,R 为低电平时,输出 Q 被置 1。当 S 和 R 都为高电平时,电路将处于振荡状态,Q 输出不定。者 S 和 R 同时回到 0,由于两个或非门的延迟时间无法确定,使得无法预先确定锁存器将回到 1 状态还是 0 状态,因此在正常工作时,输入信号应遵守 SR=0 的约束条件,即不允许 S=R=1

可见,基本 RS 锁存器具有保持、置 0 和置 1 的功能,是一个存储单元应具备的最基本的功能。

基本 RS 锁存器的典型工作波形如图 3-2 所示。



图 3-2 基本 RS 锁存器的典型工作波形

3) 软件仿真

下面应用 Quartus II 7.2 软件对利用 7402(4 个 2 输入或非门)构成的基本 RS 锁存器进行 仿真、验证。

仿照前面章节介绍的软件仿真步骤,得到 RS 锁存器仿真电路图、输入波形图和仿真 波形图,如图 3-3~图 3-5 所示。




图 3-3 基本 RS 锁存器仿真电路






图 3-4 仿直输入波形



图 3-5 基本 RS 锁存器仿真波形

从以上的仿真波形图中可以看出,当R为高电平、S为低电平、S和R都为低电平,S为高电平、R为低电平时,输出O有相应的变化,结果与表 3-1 所示的逻辑功能相符。

基本 RS 锁存器也可以利用两个与非门组成,电路和逻辑功能分别如图 3-6 和表 3-2 所示。该电路的工作原理请读者自行分析。




图 3-6 与非门构成的基本 RS 锁存器

本电路的逻辑功能如表 3-2 所示。

表 3-2 与非门构成的基本 RS 锁存器逻辑功能


\overline{R} \overline{S}	Q ⁿ⁺¹	功能
1 1	Q"	保持
1 0	1	置 1
0 1	0	置 0
0 0	×	不定


4) 应用举例

例 3-1: 运用基本 RS 锁存器消除机械开关触点抖动引起的脉冲输出。

机械开关(如按键、拨动开关、继电器等)常常用作数字系统的逻辑电平输入装置,在 机械开关接通或者断开的瞬间,触点由于机械的弹性震颤,会出现如图 3-7 所示的"抖动" 现象,即电路在短时间内多次接通和断开,使 v_0 的逻辑电平多次在 0 和 1 之间跳变,导致 错误的逻辑输入。







(a) 开关在 t_0 时断开, t_1 时接通


(b) 实际输出波形

图 3-7 机械开关的"抖动"现象

机械开关触点震颤的延续时间大体在数毫秒到上百毫秒不等,这取决于开关结构、几何形状以及材料等。在数字系统设计中,通常采用硬件方法或软件方法来克服其不良影响,硬件方法具体做法如例 3-1 所示,也可以加入具有延迟时间的相关门电路,软件方法通常是增加延时来达到目的。

采用基本 RS 锁存器来解决机械开关"抖动"现象的一种硬件解决方案,如图 3-8 所示。它主要是利用基本 RS 锁存器的记忆作用消除开关触点所产生的影响的,称为去"抖动"电路。这种电路特别适用于需要对机械开关状态进行计数的场合,它可以消除开关触点抖动造成的误计数。

图 3-8 电路对应的工作波形如图 3-9 所示,图中虚线上部是开关 S 由 B 拨向 A,然后又拨回 B 过程中 \overline{S} 和 \overline{R} 端的波形。






图 3-8 用基本 RS 锁存器解决开关"抖动"现象

图 3-9 去"抖动"电路对应波形图

在开关 S 由 B 按向 A 的过渡阶段中,触点脱离 B 瞬间的抖动,并不影响 Q 的 0 态。在触点悬空的瞬间, \overline{S} 和 \overline{R} 均为 1,Q 仍然维持为 0。

当触点第一次碰到A点时,便使 $\overline{S}=0$,此时开关已经彻底脱离了B触点,使得 $\overline{R}=1$,所以这时Q的状态立即翻转为1。此后即使触电抖动使 \overline{S} 再次出现高、低电平的跳变也不会改变Q端的状态,与此同理,开关反向拨动时情况是一样的。



5) 软件仿真

下面应用 Quartus II 7.2 软件对图 3-8 所示的电路进行仿真,验证电路的正确性,如图 3-10 \sim 图 3-12 所示。




图 3-10 去"抖动"电路




图 3-11 仿真输入波形



图 3-12 去"抖动"电路仿真波形

由图 3-12 可以看出, 仿真结果可以消除开关带来的"抖动"影响。

2. 门控 RS 锁存器

前面讨论的基本 RS 锁存器的输出状态是由输入信号 S 或 R 直接控制的。若在原来基本 RS 锁存器的基础上增加相应的逻辑门电路,用锁存使能信号 E 来控制根据 S 、 R 输入信号确定的输出状态,这种锁存器称为门控 RS 锁存器。逻辑电路和国标逻辑符号 如图 3-13(a)、(b)所示。




图 3-13 门控 RS 锁存器



对照图 3-13(a)所示逻辑电路分析: 当E=0时,电路保持原来状态不变;当E=1时,其功能如同用或非门构成的基本 RS 锁存器。逻辑功能如表 3-3 所示。

这里的基本约束条件仍然是 SR=0。由于约束条件 SR=0 的限制,因此,实际中很少直接应用这种逻辑门控 SR 锁存器,但是许多集成锁存器和触发器都是由这种锁存器构成的,所以它仍是重要的基本逻辑单元电路。

E	S	R	Q	功能		
0	0	0	Q	保持		
0	0	1	Q	保持		
0	1	0	Q	保持		
0	1	1	Q	保持		
1	0	0	Q	保持		
1	0	1	10	置 0		
1	1	0	W. W.	置 1		
1	1	1 ,	×	不定		

表 3-3 门控 RS 锁存器逻辑功能

3.1.2 D 锁存器

1. 门控 D 锁存器

门控D 锁存器是在门控RS 锁存器的基础上加上反相器构成的,将S 和R 端合并为单一输入端D。门控D 锁存器的逻辑电路和国标逻辑符号如图3-14(a)、(b)所示。




图 3-14 门控 D 锁存器

功能描述。对照图 3-14(a)所示逻辑电路,当 E=0 时,电路保持原来状态不变;当 E=1 时,O 端与 D 端信号相同。逻辑功能如表 3-4 所示。

表 3-4 D 锁存器逻辑功能

E	D	Q	功能
0	×	Q	保持



Е	D	Q	功能
1	0	0	置 0
1	1	1	置 1

2. 集成 D 锁存器

7475 是一种典型的集成 D 锁存器,它包括 $4 \cap D$ 锁存器,电路的外部引脚排列如图 3-15 所示。7475 芯片共有 16 个引脚,第 13 脚为锁存器 1 和 2 共用的使能端,第 4 脚为锁存器 3 和 4 共用的使能端。




图 3-15 7475 芯片引脚排列

1) 功能描述

如表 3-5 所示, 当使能端 C 为高电平时, 输出端 Q 将跟随 D 端变化, 当使能端 C 为低电平时, 输出端 Q 将锁存 D 端的前一状态值。

T 15-18-18	1	輸入	输	出
工作模式	С	D	Q	Q
数据使能	Н	L	L	Н
数据误能	Н	Н	Н	L
数据锁存	L	х	Q_0	\overline{Q}_0

表 3-5 7475 的逻辑功能

- 注: H表示高电平; L表示低电平; ×表示无效状态;
- Q_0 表示使能端 C 由高变低之前瞬间 Q 的状态。

2) 应用举例

例 3-2: 可封锁的十进制计数单元电路。

利用异步双二一十进制加法计数器 74HC390 和 D 锁存器 7475 实现可封锁的十进制计数单元电路,如图 3-16 所示。7475 的两个使能端连接在一起由 C 控制,当 C 为高电平时,芯片工作在数据使能状态,7475 的 4 个 D 锁存器均打开,74390 的 BCD 数码送至 7475;当 C 为低电平时,芯片工作在数据锁存状态,不管 D 输入端的 BCD 代码如何变化,之前的 BCD 代码仍然保留在输出端,即封锁了 74390 的计数输出。

3) 软件仿真

应用 Quartus II 7.2 软件进行仿真,验证电路的正确性,如图 3-16~图 3-18 所示。






图 3-16 可封锁的十进制计数单元电路

	-	Value at	0 ps	40.0 ns	80.0 ns	120.0 ns	160. 0 ns	200.0 ns	240.0 ns	280. O ns
	Nane	320.0 n						.7		
<u>i</u> ⊪0	CLX	В 0								
<u>⊞</u> ≥1	c	B 1						, N =		
-2	⊞Q	UX					(A)	X		
@ 3	- QD	UI	XXXXX	***********	**********	***********	*********	************	***********	***********
@4	- QC	UI	*****	***************************************	************	**********	**********	***********	************	**********
@>4 @>5	- QB	UI	2000000	***********	***********	**********	**********	***********	**********	***********
120 6	Lga	UX	×××××	************	***********	***********	***********	**********	***********	**********
			1			. (4)	7			

图 3-17 仿真输入波形




图 3-18 可封锁的十进制计数单元电路仿真波形

从图 3-18 可以看出,当C为高电平时,每到达 1 个时钟脉冲,计数器加 1,7475 的 4 个 D 锁存器均打开,输出结果反映 74390 的输出值;当C 为低电平时,不管 74390 的输出如何变化,之前的 BCD 码仍然保留在输出端,封锁了 74390 的计数输出。验证结果符合电路的逻辑功能。

3.2 触 发 器

触发器是构成时序逻辑电路的基本单元电路。它具有记忆功能,能存储一位二进制 数码。

触发器有以下 3 个基本特性:

- (1) 有两个稳态,可分别表示二进制数码 0 和 1, 无外触发时可维持稳态。
- (2) 外触发下,两个稳态可相互转换(称翻转)。
- (3) 有两个互补输出端。



根据逻辑功能的不同来介绍各种不同的触发器。根据触发器状态转换的规则不同,通常可以分为 D 触发器、JK 触发器、T 触发器和 RS 触发器等几种逻辑功能类型。触发器在每次时钟脉冲触发沿到来之前的状态称为现态,而在此之后的状态称为次态。触发器的逻辑功能是指次态与现态、输入信号之间的逻辑关系,这种关系可以用特性表、特性方程或状态图来描述。

根据电路结构的不同,目前应用的触发器主要有3种电路结构:主从触发器、维持阻塞触发器和利用传输延迟的触发器。主从触发器由于在内部构成的触发器中,从触发器在工作中总是跟随主触发器的状态变化,因此,此类触发器被命名为"主从";而在工作中具有维持、阻塞特性的触发器被称为维持阻塞触发器;利用传输延迟的触发器的状态转换发生在时钟脉冲"由1变0"或"由0变1"的瞬间,即"下降沿"或"上升沿",通常用CP来表示下降沿,用CP来表示上升沿。

这里需要指出,逻辑功能和电路结构是两个不同的概念。同一逻辑功能的触发器可以 用不同的电路结构来实现,而同一基本电路结构也可以构成不同逻辑功能的触发器。

3.2.1 触发器的逻辑功能

1. RS 触发器

RS 触发器具有保持、置 0 和置 1 功能,它的国标逻辑符号如图 3-19 所示。



RS 触发器的特性表如表 3-6 所示。所谓的特性表是以触发器的现态和输入信号为变量,以次态为函数,描述它们之间逻辑关系的真值表。 RS 触发器的特性表中 S 和 R 为输入信号, Q^* 为现态, Q^{**1} 为次态,可以看出 RS

图 3-19 RS 触发器的国标逻辑符号 触发器具有保持、置 0 和置 1 功能,而它的约束条件是 SR = 0,其功能上与 SR 锁存器类似。

S	R	Q^n	Q ⁿ⁺¹
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	不确定
1	1	1	不确定

表 3-6 RS 触发器的特性表

触发器的逻辑功能也可以用逻辑表达式来描述,称为触发器的特性方程。 RS 触发器的特性方程为



$$\begin{cases} Q^{n+1} = S + \overline{R} \cdot Q^n \\ SR = 0(约束条件) \end{cases}$$
 (3-1)

触发器的逻辑功能还可以用状态图来表示,所谓状态图是指用圈内标的 0 或 1 表示触发器的状态,用方向线表示状态转换的方向,用箭头表示指向相应的次态 Q^{**1} ,方向线旁边标出状态转换的条件。RS 触发器的状态图如图 3-20 所示。




图 3-20 RS 触发器的状态图

2. D触发器

D 触发器具有置 0 和置 1 的功能,它的国标逻辑符号如图 3-21 所示。



1) 功能描述

D 触发器的特性表如表 3-7 所示,可以看出,它具 图 3-21 D 触发器的国标逻辑符号 有置 0 和置 1 的功能。

表 3-7 D 触发器的特性表

	VX V	
D	Q" \ X	Q^{n+1}
0	0	0
0	1 * //_	0
1	0	1
1	1	1

D触发器的特性方程为

$$Q^{n+1} = D \tag{3-2}$$

D 触发器的状态图如图 3-22 所示。




图 3-22 D 触发器的状态图

2) 集成 D 触发器

74175 是集成 D 触发器,它包括 $4 \land D$ 触发器,电路的外部引脚排列如图 3-23 所示。74175 芯片共有 $16 \land 1$ 期,第 1 脚为清零端 \overline{CR} ,第 9 脚为时钟 CP。






图 3-23 74175 芯片引脚排列

如表 3-8 所示, 当清零端 \overline{CR} 为低电平时, 输出端被清零; 当清零端 \overline{CR} 为高电平时, 若时钟 \overline{CP} 为上升沿时触发 \overline{CP} 为高低电平时, 输出保持不变。

表 3-8 74175 的功能表

	输入							输出	
\overline{CR}	CP	1D	2D	3D	4D	10	2 <i>Q</i>	3Q	4 <i>Q</i>
L	X	X	X	X	X	Ţ	L	L	L
H	↑	1D	2D	3D	4D	1 <i>D</i>	2D	3D	4D
H	H	X	X	X	X.	保持			
H	L	X	X	X	X	保持			

注: H表示高电平; L表示低电平; ×表示不确定; ↑表示时钟的上升沿。

3) 应用举例

例 3-3: 利用集成 D 触发器 (4D 触发器 74175)实现简易的 4 路抢答器。

抢答器可容纳 4 个选手同时参加抢答,在宣布开始前,若有选手抢答则无输出;当宣布抢答开始时,选手们抢答,抢答器会锁定最先抢答的选手的相应编号,而不显示后面抢答选手的编号。

4) 软件仿真

应用 Quartus II 7.2 软件实现上述功能,并进行仿真,验证电路的正确性,如图 3-24 \sim 图 3-26 所示。




图 3-24 简易的 4 路抢答器电路






图 3-25 仿真输入波形




图 3-26 简易的 4 路抢答器电路仿真波形

设定 4 个选手为 D1、D2、D3、D4、输出端用 Q1、Q2、Q3、Q4 表示。从以上的仿真波形图中可以看出,在宣布开始前(清零端 \overline{CR} 为低电平),选手 D2 抢答(D2 为高电平) 了,但是输出为低电平。当宣布抢答开始后(请零端 \overline{CR} 为高电平),选手 D4 最先抢答(D4 为高电平),相应输出端 Q4 为高电平;之后再有选手 D1 抢答,但输出不显示后面抢答结果。

3. JK 触发器

JK 触发器具有保持、置 0、置 1 和翻转功能,它的国标逻辑符号如图 3-27 所示。

1) 功能描述

JK 触发器的特性表如表 3-9 所示,可以看出J、K 的不同组合取值,它具有保持、置 0、置 1 和翻转功能。



图 3-27 JK 触发器的国标逻辑符号

1

J K	Q^n	Q ⁿ⁺¹
0 0	0	0
0 0	1	1
0 1	0	0
0 1	1	0

表 3-9 JK 触发器的特性表

		续表
J K	Q^n	Q ⁿ⁺¹

J K	Q^n	Q ⁿ⁺¹
1 0	1	1
1 1	0	1
1 1	1	0

JK 触发器的特性方程为

$$Q^{n+1} = J \cdot \overline{Q^n} + \overline{K} \cdot Q^n \tag{3-3}$$

JK 触发器的状态图如图 3-28 所示。

2) 集成 JK 触发器

7476 是常用的 JK 触发器, 它包括 2 个 JK 触发器, 电路的外部引脚排列如图 3-29 所 示。7476 芯片共有 16 个引脚。




图 3-28 JK 触发器的状态图

图 3-29 7476 芯片引脚排列

如表 3-10 所示, 当异步置位端 \overline{PR} 为低电平, 异步清零端 \overline{CLR} 为高电平时, 输出端 O为高电平: 当异步清零端 \overline{CLR} 为低电平, 异步置位端 \overline{PR} 为高电平时, 输出端O为低电平: 当 \overline{PR} 和 \overline{CLR} 均为高电平时,时钟 CP 上升沿时触发 Q 变化,根据 J、K 的不同组合取值, 实现保持、置0、置1和翻转功能。

表 3-10 7476 的功能表

	\$	俞入			输	出
\overline{PR}	\overline{CLR}	CP	J	K	Q	\overline{Q}
L	Н	×	×	×	Н	L
H	L	×	×	×	L	Н
H	H	1	L	L	Q*	\overline{Q}^*
H	Н	1	Н	L	Н	L
H	H	1	L	Н	L	Н
Н	Н	1	Н	Н	$\overline{Q}*$	Q*

注: H表示高电平; L表示低电平; ×表示不确定。

↑表示时钟的上升沿; O* 为时钟上升沿前 O 的状态。

3) 应用举例例

例 3-4: 利用集成 JK 触发器(双 JK 触发器 7476)实现二分频电路。

4) 软件仿真

应用 Quartus II 7.2 软件实现上述电路,并进行仿真,验证电路的正确性,如图 3-30~图 3-32 所示。




图 3-30 二分频电路

	9303	Value at	0 ps	20.0 ns	40.0 ns	60.0 ns	80.0 ns
	Name	140.0 ns			1	, \	
			_				
■ 0	CP	υo			VKI		
1 €	Q	u x	XXXXX	***************************************	************	******	***********
			1	3. X	1.		

图 3-31 仿真输入波形



图 3-32 二分频电路仿真波形

从图 3-32 中可以看出,时钟每输入两个周期,在输出端产生一个周期,电路实现对输入时钟的二分频。当然,按照这样的原理,实现四分频电路也很容易。

4. T触发器

T 触发器具有保持和翻转功能,它的国标逻辑符号如图 3-33 所示。

T 触发器的特性表如表 3-11 所示,可以看出: 当T=0 时,具有保持功能,当T=1时,具有翻转功能。



表 3-11 T 触发器的特性表

图 3-33 T触发器的国标逻辑符号

Т	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0



T触发器的特性方程为

$$Q^{n+1} = T \cdot \overline{Q^n} + \overline{T} \cdot Q^n \tag{3-4}$$

T触发器的状态图如图 3-34 所示。

对照 T触发器的特性方程为 $Q^{r+1} = T \cdot \overline{Q^r} + \overline{T} \cdot Q^r$,若T=1,则有 $Q^{r+1} = \overline{Q^r}$,这就是T'触发器的特性方程,它的国标逻辑符号如图 3-35 所示。






图 3-34 T 触发器的状态图

图 3-35 广触发器的国标逻辑符号

T' 触发器的逻辑功能是"时钟脉冲每作用一次, 触发器翻转一次", 利用这个功能可以 实现时钟脉冲的二分频。当然, 平时应用中可以用其他触发器来转换得到 T' 触发器的功能。

3.2.2 触发器的电路结构

根据电路结构的不同,目前应用的触发器主要有3种电路结构:主从触发器、维持阻塞触发器和利用传输延迟的触发器。这里主要分析前两种电路结构的触发器,主从触发器以及触发器为例。

1. 主从触发器

以主从结构 RS 触发器为例,主从 RS 触发器由两个一样的同步 RS 触发器级联组成,但它们的时钟信号是互非的,如图 3-36 所示。其中由与非门 $G_1 \sim G_4$ 组成的 RS 触发器称为从触发器,由与非门 $G_2 \sim G_3$ 组成的 RS 触发器称为主触发器。




图 3-36 主从 RS 触发器的逻辑电路

主从触发器的工作原理如下。

在主从 RS 触发器中,接收输入信号和输出信号是分两步进行的。



- (1) 接收输入信号过程。在 CP=1 期间, $\overline{CP}=0$,主触发器控制门 G_{γ} 、 G_{8} 被打开,接收输入信号 R、S,从触发器控制门 G_{γ} 、 G_{z} 封锁,其状态保持不变。
- (2) 输出信号过程。当 CP 下降沿到来时,主触发器控制门 G_1 、 G_8 被封锁,在 CP=1 期间接收的信息被存储起来。与此同时,从触发器控制门 G_3 、 G_4 被打开,主触发器将其接收的内容送入从触发器,输出端随之改变状态。

在CP=0期间,由于主触发器保持状态不变,因此,受其控制的从触发器的状态(即Q、Q的值)不可能改变,从而解决了"空翻"(在CP=1期间,若输入信号S、R出现多次变化,就会引起触发器输出Q的多次变化)问题。

2. 维持阻塞触发器

维持阻塞触发器是利用直流反馈原理来实现边沿触发的。维持是指在 CP 期间输入发生变化的情况下,使应开启的门保持畅通,从而完成预定的操作、阻塞是指在 CP 期间输入发生变化的情况下,使不应开启的门处于关闭状态,从而阻止产生不应该的操作。

维持阻塞结构的 D 触发器的逻辑电路如图 3-37 所示




图 3-37 维持阴塞 D 触发器的逻辑电路

该触发器由 3 个用与非门构成的基本 RS 触发器组成,其中 G_1 、 G_2 和 G_3 、 G_4 构成的 两个基本 RS 触发器响应外部输入信号 D 和时钟信号 CP,它们的输出 Q_2 和 Q_3 作为 \overline{S} 、 \overline{R} 信号控制由 G_5 、 G_6 构成的第 3 个基本 RS 触发器的状态,即整个触发器的状态。

其工作原理如下。

- (1) 当CP=0 时,与非门 G_2 、 G_3 被封锁,输出 Q_2 = Q_3 =1,即 \overline{S} = \overline{R} =1,使 G_5 、 G_6 构成的 RS 触发器处于保持状态,触发器的输出 Q 和 \overline{Q} 不改变状态。同时, Q_2 和 Q_3 的反 读信号分别将与非门 G_1 和 G_4 打开,使 Q_4 = \overline{D} , Q_1 = $\overline{Q_4}$ =D,D 信号进入触发器,为状态刷新做好准备。
 - (2) 当 CP 由 0 变 1 后瞬间, G_2 和 G_3 打开,输出 Q_2 和 Q_3 的状态由 G_1 和 G_4 的输出状

态决定,即 $\overline{S} = Q_3 = \overline{Q_1} = \overline{D}$, $\overline{R} = Q_3 = \overline{Q_4} = D$,两者之间的状态永远是互补的,即 \overline{S} 和 \overline{R} 中必有一个为 Q_1 如 $Q^{n+1} = D$,触发器按此前的 Q_1 信号刷新。

(3) 在CP=1期间,由 G_1 、 G_2 和 G_3 、 G_4 构成的两个基本 RS 触发器可以保证 Q_1 和 Q_3 的状态不变,使触发器状态不受输入信号 D 变化的影响。 Q_2 至 G_1 的反馈线使 Q_1 =1,起维持 Q_2 =0的作用,从而维持了触发器的 1 状态,称为置 1 维持线;而 Q_2 至 G_3 的反馈线使 Q_3 =1,虽然 D 信号在此期间的变化可能使 Q_4 发生相应改变,但不会改变 Q_3 的状态,从而阻塞了 D 端输入的置 0 信号,称为置 0 阻塞线。在 Q=0 时, $Q_3=0$,则将 G_4 封锁,使 $Q_4=1$,即阻塞了 D=1 信号进入触发器的路径,又与 CP=1、 $Q_2=1$ 共同作用,将触发器维持在 0 状态,故将 Q_2 至 G_3 0 的反馈线称为置 G_3 1 阻塞、置 G_4 1 维持线。

3.2.3 触发器之间的转换

通常应用中,D 触发器和JK 触发器比较常见,有时候常会用它们来构成其他功能的触发器。

1. JK 触发器转换为其他功能触发器

JK 触发器转转为其他触发器实现起来相对比较简单,方法是:通过特性方程的对比和观察来得出输入信号间的具体关系。下面分别简要说明 JK 触发器转换为D 触发器、T 触发器、SR 触发器和T' 触发器的过程。

1) JK 触发器转换为 D 触发器

JK 触发器的特性方程为 $Q^{**!}=J\cdot\overline{Q^*}+\overline{K}\cdot Q^*$,而D 触发器的特性方程为 $Q^{**!}=D$ 。为了达到用JK 触发器来实现D 触发器的功能的目的,有

$$Q^{n+1} = D = D(Q^{n} + Q^{n}) = DQ^{n} + DQ^{n}$$
(3-5)

所以令J=D, $K=\overline{D}$,即可达到功能转换的目的,如图 3-38 所示。

2) JK 触发器转换为T 触发器和T' 触发器

JK 触发器的特性方程为 $Q^{e+1}=J \cdot \overline{Q^e}+\overline{K} \cdot Q^e$,而T 触发器的特性方程为 $Q^{e+1}=T\overline{Q^e}+\overline{T}Q^e$,通过比对可知,只要令J=K=T 既能实现T 触发器的功能,如图 3-39 所示。

而若令J=K=1, 既能实现T'触发器的功能, 结果如图 3-40 所示。







图 3-38 JK 触发器转换为 D 触发器

图 3-39 JK 触发器转换为 T触发器

图 3-40 JK 触发器转换为 T' 触发器

3) JK 触发器转换为 SR 触发器 SR触发器特性方程为

第3章 锁存器触发器



$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

变换 SR 触发器的特性方程, 使之形式与 JK 触发器的特性方程一致, 即


$$\begin{aligned} Q^{n+1} &= S + \overline{R}Q^n = S(\overline{Q}^n + Q^n) + \overline{R}Q^n \\ &= S\overline{Q}^n + SQ^n + \overline{R}Q^n \\ &= S\overline{Q}^n + \overline{R}Q^n + S^i\underline{Q}^n(\overline{R} + R) \\ &= S\overline{Q}^n + \overline{R}Q^n + \overline{R}SQ^n + RSQ^n \\ &= S\overline{Q}^n + \overline{R}Q^n \end{aligned}$$

也就是说,只要令J=S,K=R即可应用JK触发器来实现SR触发器的功能,如图 3-41 所示。

2. D触发器转换为其他触发器

1) D触发器转换为JK 触发器

要今:



JK 触发器的特性方程为 $Q^{*+} = J \cdot \overline{Q^*} + \overline{K} \cdot Q^*$. 图 3-41 JK 触发器转换为 SK 触发器 而 D 触发器的特性方程为 $Q^{*+} = D$,所以对比可知,要实现 JK 触发器的功能,这里需

 $D = J \cdot \overline{O}^n + \overline{K} \cdot O^n$

由此可以得到对应的电路连接图如图 3.42 所示。实际上这样的转换引入了 3 种不同的逻辑门电路,这是不可取的,通常的做法是把 $D=J\cdot\overline{Q'}+\overline{K}\cdot Q'$ 转化成 "与非-与非"式,这样只需要 2 输入与非门即可解决问题。




图 3-42 D 触发器转换为 JK 触发器

2) D 触发器转换为T 触发器

T 触发器的特性方程为 $Q^{**1} = T \cdot \overline{Q^*} + \overline{T} \cdot Q^*$,与 D 触发器的特性方程对比,参照前述经验,若令 $D = T \cdot \overline{Q^*} + \overline{T} \cdot Q^*$,即可实现 D 触发器到 T 触发器的转换,对应的电路图如图 3-43 所示。




图 3-43 D 触发器转换为 T 触发器





3) D触发器转换为T'触发器

T' 触发器的特性方程为 $Q^{n+1}=\overline{Q^n}$,若令 $D=\overline{Q^n}$, 即可实现D 触发器到T' 触发器的转换,如 3-44 所示。

3. 应用举例

图 3-44 D 触发器转换为 T' 触发器

例 3-5: 利用 JK 触发器实现 4 位二进制计数电路。 根据前面利用 JK 触发器实现二分频电路的原理,

利用 4 个 JK 触发器可以实现 4 位二进制计数电路。

应用 Quartus II 7.2 软件实现上述电路,并进行仿真,验证电路的正确性。电路图如图 3-45 所示,所有的 JK 触发器都固定为高电平,所以触发器一直工作在翻转状态,注意这里的 CLK 是下降沿有效。仿真输入波形如图 3-46 所示,仿真波形如图 3-47 所示。

从图 3-47 中可以看出,电路可以实现从 0000 到 1111 的 4 位 进制计数,为了便于观察,在仿真波形图中将输出转换为十进制数。因此,验证结果符合电路的逻辑功能。




图 3-45 利用 JK 触发器实现 4 位二进制计数电路

	Sure	Value at 190.0 m	D ps	20. 0 as	40. Q zs	60.0 ns	80. D as	100.0 as	120 _. 0 as	140.0 ns	160.0 ns	180.0
i≱o	CP.	W O										
(i)	⊞ 9	UI						I				
⊚ 2	- 94	UI	B0000000	***********	***********	**********	**********	**********	***********	**********	**********	8888888
@3	- 93	UI	******	***********	***************************************	***********	**********	***********		************	**********	******
<u>ن</u>	- 92	UI		***********	***********	**********	***********	**********	**********	***********	***********	******
Ø 5	L _{Q1}	UI	******	**********	************	**********	**********	***********	**********	**********	**********	******

图 3-46 仿真输入波形

	Hane		0 ps	20.	0 ns	40. 0 ns	60. Q ms	80. Q ns	100.0 ns	120.0 ns	140.0 ns	160.0 ns	180.0
	nune	210.0 n											
<u>m</u> >0	CP	V O	╚	┰									
(a) 1 (a) 2 (a) 3 (a) 4 (a) 5	□ Q	8.5	0	XΙ	2	3 (4	X 5 X 6	(7 X B X	9 (10)	11 (12)	13 (14)	15 (0	
400 Z	- Q4	¥ O										\neg	
4 20 3	- 93	¥ 1											
€ Ø 4	- 92	V O			$\overline{}$								
© 5	L _{Q1}	V 1		$\overline{}$		\neg			\neg	\neg	\neg	\neg	┖
			l										

图 3-47 4 位二进制计数电路仿真波形



例 3-6: 74LS74 芯片组成的同步单脉冲发生电路和工作波形分别如图 3-48(a)、(b) 所示。该电路借助于 CP 产生两个起始不一致的脉冲,再由一个与非门来选通,便组成一个同步单脉冲发生电路。




图 3-48 74LS74 组成的同步单脉冲发生电路

从波形图可以看出,电路产生的单脉冲与 CP 脉冲严格同步,且脉冲宽度等于 CP 脉冲的一个周期。电路的正常工作与开关 S 的机械触点产生的毛刺无关,因此,可以应用于设备的起动,或系统的调试与检测。

问题思考

1. 设下降沿触发的 JK 触发器时钟脉冲和 J. K 信号的波形如图 3-49 所示,试画出输出端 O 的波形(设触发器的初始状态为 0)。



2. 如何有效地实现二分频、四分频?

小 结

- 1. 锁存器和触发器都是具有存储功能的逻辑电路,是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二进制信息。
- 2. 锁存器是对脉冲电平敏感的电路,它们在一定电平作用下改变状态;触发器是对时钟脉冲边沿敏感的电路,它们在时钟脉冲的上升沿或下降沿作用下改变状态。
 - 3. 触发器的电路结构与逻辑功能没有必然联系。描述触发器逻辑功能的方法有功能



- 表、状态转换表、特性方程、状态转换图和时序图。
- 4. 按照逻辑电路结构的不同,可以把触发器分为基本 RS 触发器、同步 RS 触发器、主从触发器和边沿触发器。按照触发方式不同,可以把触发器分为异步电平触发器、同步 电平触发器、这沿触发器、按照逻辑功能不同,可以把触发器分为 RS 触发器、JK 触发器、D 触发器、D 触发器、D 触发器、D 种发器和D 种发器。
- 5. 触发器中的逻辑符号: "△"表示边沿触发方式; "¬"表示主从触发方式; 非号 "一"表示低电平有效; 加小圆圈"○"表示低电平有效触发或下降沿有效触发, 不加小 圆圈"○"表示高电平有效触发或上升沿有效触发。
 - 6. 触发器的触发方式有如下几种。
 - (1) 基本 RS 触发器: 直接电平触发(低电平有效/高电平有效), 无 CP。
- (2) 同步触发; CP 的(高/低)电平期间触发, 在整个电平期间接收信号 RS/JK/D/T, 在整个电平期间状态相应更新, 所以存在空翻。
- (3) 边沿触发: 只在 CP 的上升沿或下降沿到来时边沿触发, 只在 CP 的上升沿或下降 沿到来时接收信号 RS/JK/D/T, 只在 CP 的上升沿或下降沿到来时状态更新, 克服了空翻。
- (4) 主从触发:有主、从两个触发器,在 CP 的高/低电平期间交替工作、封锁;只在 CP 的高电平期间(或低电平期间)接收信号 RS/JK/D/T;只在 CP 的上升沿或下降沿到来时总的输出状态更新。
- 7. RS 触发器具有约束条件; T 触发器和 D 触发器比较简单; T' 触发器是一种计数型 触发器; JK 触发器是多功能触发器,它可以方便地构成 D 触发器、T 触发器和T' 触发器。
- 8. 集成触发器产品通常为D触发器和JK触发器。在选用集成触发器时,不仅要知道它的逻辑功能,还必须知道它的触发方式,只有这样才能正确地使用好触发器。

习题

一、选择题(不定项选择)

Z3+ZZ(1)Z XZ3+	-/		
1. N个触发器可じ	【构成能寄存	位二进制数码的寄存器	•
A. N-1	B. <i>N</i>	C. N+1	D. 2^N
2. 一个触发器可证	已录一位二进制作	代码,它有个稳态。	
A. 0	B. 1	C. 2	D. 3
3. 对于 D 触发器,	欲使 <i>Q</i> "+1= <i>Q</i> "	, 应使输入 D=。	
A. 0	B. 1	C. Q	D. \overline{Q}
4. 存储 8 位二进制	信息要个	触发器。	
A. 2	B. 3	C. 4	D. 8
5. 对于 T 触发器,	若原态 Q "= 0 ,	欲使新态 $Q^{n+1}=1$,应使	·输入 T=。
A. 0	B. 1	C. Q	D. \overline{Q}
6. 对于 T 触发器,	若原态 $Q''=1$,	欲使新态 $Q^{"+1}=1$, 应使	输入 T=。
A. 0	B. 1	C. Q	D. \overline{Q}



- 7. 在下列触发器中, 有约束条件的是
 - C. 同步 RS F/F A. 主从 JK F/F B. 主从 D F/F
- D. 边沿 D F/F
- 8. 对于JK 触发器, 若J=K, 则可完成 触发器的逻辑功能。
- B. D

- 9. 为使 JK 触发器按 $O^{*+1} = O^*$ 工作,可使 JK 触发器的输入端
 - A. J=K=0

B. J=0, $K=\overline{0}$

C. $J=\overline{O}$, K=O

- D. J=0, K=0
- 10. 为使 JK 触发器按 $Q^{n+1} = \overline{Q}^n$ 工作,可使 JK 触发器的输入端
 - A. J=K=1

- B. J=Q, $K=\overline{Q}$
- C. J=0, K=0

D. J=0, K=1

- E. J=1, K=Q
- 11. 为使 JK 触发器按 $O^{n+1}=0$ 工作,可使 JK 触发器的输入
 - A. J=K=1

B. J=0, K=0

C. J=0. K=1

- D. J = 0, K = 1
- 12. 为使JK 触发器按 $Q^{"+1}=1$ 工作,可使JK 触发器的输入端
 - A. J=K=1D. J = K = 0

- B. J=1, K=0
- C. $J=K=\overline{O}$
- 13. 为使D触发器按 $Q^{n+1} = \overline{Q}^n$ 工作
 - A. 0

- 14. 为实现将 JK 触发器转换为 D 触发器, 应使 A. J=D, K=D

C. J=K=L

二、综合题

1. 在题图 3-1(a)所示同步 SR 锁存器电路中, 若 CP、S、R 的电压波形如题图 3-1(b) 所示,试画出Q、 \overline{Q} 端与之对应的电压波形(假设锁存器的初始状态为0)。




- (a) 某 SR 锁存器
- - (b) 电压波形
- 题图 3-1
- 2. 将负边沿触发的 JK 触发器转换为 T' 触发器时, 在不添加任何其他器件的条件下,




有几种连接方案?请画出外部连接图。

- 3. 时序波形相关:
- (1) 画出题图 3-2 所示触发器输出端 Q 的波形(设初态为 0)。




题图 3-2

*(2) 如题图 3-3 所示电路触发器的初态均为 0,画出 B、C 的波形。




题图 3-3

4. SR 触发器的逻辑符号如题图 3.4(a)所示,设其初始状态为逻辑 0. 如果给定 $CP \setminus S \setminus R$ 的波形如题 3.4(b)所示,试画出相应的输出端 O 的波形



题图 3-4


5. 设正边沿 D 触发器初态为 0,试画出题如图 3-5 所示 CP 和输入信号作用下触发器 O 端的波形。



题图 3-5




6. 当如图 3-6(a)所示 T 触发器脉冲输入 CP 波形以及 T 端输入波形如图 3-6(b)所示时,试画出输出端 Q 的波形(设 Q 端初始状态为 0)。




题图 3-6

7. 电路如题图 3-7 所示,请画出在输入信号作用下,对应的输出端 Q 的波形(设触发器为边沿触发器,且初态为 0)。




题图 3-7

8. 电路如题图 3-8 所示,请画出在输入信号作用下,对应的输出端 Q_1 、 Q_2 的波形(设触发器均为边沿触发器,且初态为0)。



题图 3-8


9. 根据题图 3-9 所示电路画出输出波形 L(设 L 的初始状态为 0)。




题图 3-9




- 10. 电路如题图 3-10 所示,己知输入端 $\overline{S_{\rm o}}$ 、 $\overline{R_{\rm o}}$ 的电压波形,试画出与之对应的 Q 和 \overline{O} 的波形。
- 11. 有一个简单触发器的电路如题图 3-11 所示,试写出当C=0 和C=1时,电路的状态方程 Q^{c+1} ,并说明各自实现的功能。



12. 逻辑电路和各输入信号波形如题图 3-12 所示,画出各触发器 Q 端的波形(设各触发器的初始状态为 0)。




13. 在题图 3-13(a)所示的边沿触发器中,输入 CP、D端的波形如题图 3-13(b)所示,试画出 Q_a 和 Q_b 的输出波形(设触发器的初始状态为 Q_a = Q_a =0)。




题图 3-13

14. 由触发器构成的电路及输入波形分别如题图 3-14(a)和(b)所示,试分别画出 Q_a 和 Q_i 的波形。




题图 3-14

15. 电路和输入波形 CP、A 如题图 3-15 所示,设起始状态 $QQ_0=00$,试画出 Q_1 、 Q_0 、 B 、C 的波形。



题图 3-15

16.电路如题图 3-16 所示,设各触发器的初始状态为 0。请画出在输入信号的作用下,对应的输出 Q_0 、 Q_1 的波形,并描述电路实现的功能。



题图 3-16

第4章

时序逻辑电路

教 学 目 标

本章内容主要是在前述锁存器和触发器的基础上结合时序逻辑电路来展开的,涉及的 是数字系统应用中"时序控制"部分的内容,尤其是数字系统应用中计数、分频、排序和 存储等方面的内容。

通过本章的学习,熟悉时序逻辑电路的模型与分类,理解时序逻辑功能的表示方法; 掌握同步时序电路的分析与设计方法,理解时序电路各方程组(输出方程组、驱动方程组、 状态方程组),状态转换表、状态转换图及时序图在分析和设计时序电路中的重要作用;熟 悉异步时序电路的分析方法;熟悉典型时序逻辑集成电路。尤其是寄存器和移位寄存器、 计数器等的组成及工作原理,熟悉典型集成时序电路的应用情况;掌握应用集成计数器芯 片构成 N 进制计数器的设计方法。

教学要求

知识要点	能力要求	相关知识
时序逻辑电路	(1) 理解同步和异步 (2) 熟悉米利型和穆尔型时序逻辑电路 (3) 理解时序电路的表示方法	(1) 同步、异步时序电路(2) 状态机(3) 逻辑方程组、状态转换图、时序图
同步时序电路分析	(1) 掌握手工同步时序分析过程 (2) 熟悉用 Quartus II 7.2 仿真分析	(1) 时钟方程、激励方程组、状态方程 组和輸出方程组 (2) 状态转换图(表)、逻辑功能描述
同步时序电路设计	(1) 熟悉状态编码(状态分配) (2) 理解时序状态机 (3) 熟悉 Quartus II 7.2 设计验证	(1) 状态编码 (2) 设计过程
典型时序集成芯片 及其应用	(1) 熬悉集成时序芯片 (2) 理解寄存器的功能实现 (3) 掌握集成计数器的应用分析 (4) 掌握 N进制计数器的设计	(1) 寄存器与移位寄存器 (2) 计数器 (3) 集成计数器的应用



作为存储器的锁存器和触发器是构成时序逻辑电路的基本模块,可以完成存储、排序 和计数等功能。

为了定义时序逻辑电路,首先要将它与组合逻辑电路进行比较,组合逻辑电路完成 译码、编码和比较等功能,组合逻辑电路的输出与当前的输入状态有关;时序逻辑电路 由于具有记忆功能,所以其输出不仅与当前的输入状态有关,而且与输入的前一个状态 也有关系。

总之, 时序逻辑电路就是输出由输入状态、逻辑电路引起的时延、离散时间间隔的存在以及逻辑电路的前一个输出共同决定的逻辑电路。

如图 4-1 所示, 从总体上来看整个时序逻辑电路由进行逻辑运算的组合逻辑电路和起记忆作用的存储电路两部分构成, 存储电路可以是触发器或锁存器。

具体地,状态变量 S 被反馈到组合逻辑电路的输入端,与输入信号 I 一起决定时序逻辑电路的输出 O, 并产生对时序逻辑电路的激励信号 E,从而确定其下 一个状态、即次态。




图 4-1 时序逻辑电路的一般化模型

本章主要学习时序逻辑电路的分析和设计方法,同时在此基础上深入学习典型时序集 成芯片的应用分析和设计实现。和组合逻辑电路一样,时序逻辑电路也有很多,然而数字 系统中有两种主要的电路:寄存器和计数器,这也是在后面集成时序芯片应用分析和设计 实现中的侧重点

4.1 时序逻辑电路的基本概念

4.1.1 同步和异步

时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两大类。

同步通常是指存储电路中所有触发器有一个统一的时钟源,它们的状态在同一时刻 更新。

同步时序逻辑电路的存储电路一般用触发器来实现,所有触发器的时钟输入端都应该 接在同一个时钟源上,而且对时钟脉冲的敏感沿也都应一致,具体示例如图 4-2 所示。

"异步"是指没有统一的时钟脉冲或没有时钟脉冲,电路的状态更新不是同时发生的。 根据电路对电平敏感还是对脉冲边沿敏感,异步时序逻辑电路可分为电平异步时序逻 辑电路(由锁存器构成)和脉冲异步时序逻辑电路(由触发器构成)。

异步时序逻辑电路示例如图 4-3 所示。




图 4-2 同步时序逻辑电路示例

图 4-3 异步时序逻辑电路示例

4.1.2 米利型和穆尔型时序逻辑电路

在应用状态机进行时序设计的场合往往会涉及"米利型"或"穆尔型"的相关知识点, 所以在本小节对这部分内容做必要的阐述。

电路的输出是输入变量及触发器输出Q、Q2的函数,这类时序逻辑电路也称为米利型电路,它的一般化模型如图 4-4 所示。



图 4-4 米利型时序逻辑电路

与米利型电路不同,电路输出仅仅取决于各触发器的状态,而不受电路当时的输入信号影响或没有输入变量,这类电路称为穆尔型电路,它的模型如图 4-5 所示。




图 4-5 穆尔型时序逻辑电路

从两者模型的对比也可以看出,区分的关键是电路的输出与输入信号之间的关系。

4.1.3 时序逻辑功能的表示方法

时序逻辑电路逻辑功能的表示方法主要有逻辑方程组(输出方程、激励方程和状态方程)、状态表、状态转换图和时序图等。

下面通过具体实例来说明这些表示方法。



- 1. 实例分析
- 例 4-1: 分析如图 4-6 所示的时序逻辑电路示例图。




图 4-6 时序逻辑电路示例图

解:可以看出此电路是由3个下降沿触发的JK触发器FF。FF、FF、构成了本时序电路。

因为CP=CP=CP=CP,从而可以确定构成的是同步时序逻辑电路。

(1) 激励方程组(也称驱动方程组):

(2) 状态方程组。把驱动方程代入从触发器特性方程即得,需要留意触发边沿,这里 是上升沿触发。

$$Q_0^{n+1} = \overline{Q_1^n} \cdot \overline{Q_0^n} + \overline{Q_2^n} Q_0^n$$

$$Q_1^{n+1} = Q_0^n \overline{Q_1^n} + Q_0^n Q_1^n$$

$$Q_2^{n+1} = Q_1^n \overline{Q_2^n} + Q_1^n Q_2^n$$

(3) 状态转换表就是把现态、次态和输入输出等的关系用表格的形式表示出来,如表 4-1 所示。

			 VIII-14 32 14				
	现态				次态		
Q_2 "	Q_1^n	Q_0^n		Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	
0	0	0		0	0	1	
0	0	1		0	1	1	
0	1	0		1	0	0	
0	1	1		1	1	1	
1	0	0		0	0	1	
1	0	1		0	1	0	
1	1	0		1	0	0	
1	1	1		1	1	0	

表 4-1 状态转换表

⁽⁴⁾ 状态转换图(见图 4-7)。在具体表示的时候所有状态均须列写,并标注输入、输出信号情况。



(5) 时序图。在 CP 脉冲作用下,各个触发器的输出状态和电路输出信号的时序关系 如图 4.8 所示。




图 4-7 状态转换图

图 4-8 时序图

(6) 逻辑功能描述: 具有自启动能力的同步五进制加法计数器。

这里需要指出的是,是否具有"自启动"能力的判别,通常的自启动是指电路的所有 状态都能直接或者间接地进入有效状态,如果能那么这个电路称之为能够自启动,否则就 是不能自启动。

2. 软件仿真

结合图 4-6 所示时序电路,用 Quartus II 7.2 实现电路,如图 4-9 所示,其中 7473 为对应的 JK 触发器。




图 4-9 用 Quartus II 7.2 实现的图 4-6 所示的时序电路



时序仿真结果如图 4-10 所示,和图 4-8 所示手工分析结果一致。

Master '	Time Bar:		640.0 ns	4 >	Pointer:	693.9 m	ı le	xtervat	53.9 ns	Start
	Nume	Value 640.0	0 ps	80.0 ns	160.0 as	240.0 as	320.0 ns	400.0 ns	480. 0 ns	560.0 ns 640.
∰0 ∰1 ∰2	- 36 CTR	Я 0 В 00: В 0	(000	X 001	5	011 X	111	110	X 100	X 001
@)3 @)4	-29 10	B 0		_	+					

图 4-10 图 4-9 对应的时序仿真

问题思考

- 时序逻辑电路由哪几部分组成?它和组合逻辑电路在逻辑功能和电路结构上有什么区别?
 - 2. 异步时序逻辑电路与同步时序逻辑电路有哪些不同的特性?
 - 3. 表达时序逻辑电路逻辑功能的方法有哪几种?归纳一种它们间有效的方法。

4.2 同步时序逻辑电路的分析

时序逻辑电路分析的任务: 对给定的时序逻辑电路,分析其状态和输出信号在输入变量和时钟脉冲作用下的转换规律, 进而确定电路的逻辑功能和工作特性。

时序逻辑电路的逻辑功能是由其状态和输出信号的变化的规律呈现出来的,如状态转换表、状态转换图和时序图等。

考虑到当前实际应用情况,这里主要进行同步时序逻辑电路的分析说明,下面以具体 实例来说明分析的一般步骤。

- 1. 实例分析
- **例 4-2**:分析如图 4-11 所示时序逻辑电路,要求写出它的激励方程组、状态方程组和输出方程,并画出状态图,说明其功能。

解:可以看出,本电路是由 FF_0 、 FF_1 两个下降沿触发的JK 触发器构成的时序电路。 CP_0 和CP连接在同一个CP脉冲上,可以确定是同步时序逻辑电路。

(1) 激励方程组:

$$J_0 = Q_1$$
 $K_0 = 1$
 $J_1 = \overline{Q_0}$ $K_1 = 1$

(2) 把激励方程组代入 JK 触发器(下降沿触发)的特性方程后,即可得次态方程组:

$$Q_0^{n+1} = Q_1^n \bullet \overline{Q_0^n} \downarrow$$


$$Q_0^{n+1} = Q_0^n \bullet \overline{Q_0^n} \downarrow$$

(3) 输出方程为

$$Z = \overline{Q_0 \cdot \overline{CP}}$$



(4) 根据次态方程组可以画出状态转换图, 如图 4-12 所示。






图 4-11 例 4-2 对应的时序逻辑电路

图 4-12 例 4-2 时序逻辑电路的状态转换图

在列写状态转换表,画出状态转换图和时序图的过程中,为了方便,可以先设定具体 某一个状态组合为现态,然后把它代入状态方程和输出方程后得到次态和对应的输出,最 后再标写, 这样的操作步骤在手工推算中还是比较有效的。

(5) 此序逻辑电路实现的功能为:能自启动的同步三进制加法计数器。

例 4-3: 分析图 4-13 所示时序逻辑电路



解:可以看出此电路是由3个下降沿触发的JK触发器FFo、FF、FF。构成了本时序 电路。

时钟方程为 $CP_0 = CP_1 = CP_2 = CP_3$,可以看出是同步时序逻辑电路。

- (1) 输出方程: Y=Q"Q"。
- (2) 激励方程组:

$$\begin{cases} J_0 = \overline{Q}_2^n, \ K_0 = Q_2^n \\ J_1 = Q_0^n, \ K_1 = \overline{Q}_0^n \\ J_2 = Q_1^n, \ K_2 = \overline{Q}_1^n \end{cases}$$

(3) 将各触发器的驱动方程代入 JK 触发器的特性方程 $O^{"+1}=J\bar{O}"+\bar{K}O"$ (下降沿有效) 中,即得电路的状态方程:

$$(Q_0^{*+1} = J_0 \overline{Q}_0^* + \overline{K}_0 Q_0^* = \overline{Q}_0^* \overline{Q}_0^* + \overline{Q}_2^* Q_0^* = \overline{Q}_2^*$$

 $Q_0^{*+1} = J_1 \overline{Q}_0^* + \overline{K}_1 Q_1^* = Q_0^* \overline{Q}_0^* + Q_0^* Q_1^* = Q_0^*$, CP 下降沿有效
 $Q_2^{*+1} = J_1 \overline{Q}_2^* + \overline{K}_2 Q_2^* = Q_1^* \overline{Q}_2^* + Q_1^* Q_2^* = Q_1^*$



(4) 对照状态方程和输出方程,通过状态的代入可得时序图,如图 4-14 所示。




图 4-14 例 3 对应的时序图

同样也可得到状态转换表,如表 4-2 所示。

表 4-2 例 3 对应的状态转换表

						- T	
	玖	态			次态	1	输出
Q	P ₂ " (2″	Q_0^n	Q_2^{n+1}	Q_{l}^{n+1}	Q_0^{n+1}	Y
-)	0	0	0	0	133	0
()	0	1	0	XIX	_\1''	0
()	1	0	1	0	1	0
()	1	1	1 1	1	1	0
1		0	0	10	0	0	1
1		0	1	0	1	O XX	1
1		1	0	1	0	OX I	0
1		1	1	1	1	0	0

从状态转换表和时序图中可以看出,有效循环的 6 个状态分别是 0~5 这 6 个十进制数字的格雷码,并且在时钟脉冲 CP 的作用下,这 6 个状态是按递增规律变化的,即 000 \rightarrow 001 \rightarrow 011 \rightarrow 111 \rightarrow 110 \rightarrow 100 \rightarrow 000 \rightarrow …。

所以这是一个用格雷码表示的六进制同步加法计数器,当对第6个脉冲计数时,计数器又重新从000开始计数,并输出Y=1。

2. 方法归纳

结合上述两个实例的分析过程可以归纳出分析同步时序逻辑电路的一般步骤。

- (1) 了解电路的组成: 电路的输入、输出信号、触发器的类型等。
- (2)根据给定的时序逻辑电路图,写出下列各逻辑方程式:输出方程,各触发器的激励方程,状态方程(将每个驱动方程代入其特性方程即可得到状态方程)。
 - (3) 列出状态转换表或画出状态转换图和波形图。
 - (4) 确定电路的逻辑功能。

问题思考

1. 在分析同步时序逻辑电路时,输出方程组、激励方程组和状态方程组是怎样导出的?



- 2. 怎样通过输出方程组和状态方程组得到状态转换表、状态转换图和时序图?
- 3. 为更好地描述时序逻辑电路的功能,通常需要考虑哪些要素?
- 4. 试用 Quartus II 7.2 来实现对图 4-11 和图 4-13 的仿真分析,并比较一下手工分析和软件仿真分析的优缺点。

4.3 同步时序逻辑电路的设计

同步时序逻辑电路的设计是 4.2 节分析的逆过程, 其基本任务是根据实际逻辑问题的要求,设计出能实现给定逻辑功能的电路。这里只介绍手工推算的设计方法。

同步时序逻辑电路的设计过程如图 4-15 所示。



图 4-15 同步时序逻辑电路的设计过程

对照图 4-15 所示特别需要指出的是"状态编码(状态分配)",它实际上就是给每个状态赋以二进制代码的过程。

根据状态数确定触发器的个数, $2n-1 < M \le 2n$ (M 为状态数, n 为触发器的个数)。

1. 实例设计

例 4-4:设计一个按自然态序变化的 7 进制同步加法计数器,计数规则为"逢七进一", 有进位输出。

解:所谓"自然态序变化"加法指的就是日常习惯的逐一递增的加法规律,所以可以确定原始状态图如图 4-16 所示,这里的已经是以二进制形式表示。

因为是七进制加法计数,所以需用 3 位二进制代码,选用 3 个 CP 上升沿触发的 JK 触发器,分别用 FF_0 、 FF_1 、 FF_2 表示。

- (1) 由于要求采用同步方案,故时钟方程为 $CP_0 = CP_1 = CP_2 = CP$ 。
- (2) 根据输出关系表述,即计数规则为"逢七进一",因为要求产生一个进位输出,则可写出输出,Y对应卡诺图表示如图 4-17 所示。

由此可以写出输出方程: $Y=Q_1^nQ_2^n$ 。




图 4-16 根据例 4-4 确定的原始状态图



图 4-17 输出 Y 对应的卡诺图



(3) 各相关状态对应的卡诺图分别如图 4-18 所示。




图 4-18 各相关状态对应的卡诺图

根据图 4-18 可以写出状态方程组:

$$\begin{cases} Q_0^{n+1} = \overline{Q}_2^{\nu} \overline{Q}_0^{n} + \overline{Q}_1^{n} \overline{Q}_0^{n} \\ = \overline{Q}_2^{\nu} \overline{Q}_1^{\nu} \overline{Q}_0^{n} + \overline{1} Q_0^{n} \\ \overline{Q}_1^{n+1} = Q_0^{\nu} \overline{Q}_1^{n} + \overline{Q}_2^{\nu} \overline{Q}_0^{n} Q_1^{n} \\ \overline{Q}_2^{n+1} = Q_1^{\nu} Q_0^{\nu} \overline{Q}_2^{\nu} + \overline{Q}_1^{n} Q_2^{\nu} \end{cases}$$

此处表达式直接写出来后通常不化简,以便使乏与 JK 触发器的特性方程的形式一致。

(4) 状态方程组与特性方程 $Q^{"+1}=J\bar{Q}"+\bar{K}Q"$ 比较后得激励方程组:

$$\begin{cases} J_0 = \overline{Q_2^n Q_1^n}, \ K_0 = 1 \\ J_1 = Q_0^n, \ K_1 = \overline{\overline{Q}_2^n \overline{Q}_0^n} \\ J_2 = Q_1^n Q_0^n, \ K_2 = Q_1^n \end{cases}$$

- (5) 在上述激励方程和确定的触发器类型等的基础上,通常是手工画出对应的时序电路图,此处略去这一步骤,具体详见"软件仿真"。
- (6) 通常时序逻辑电路设计中还需要检查一下自己设计的电路是否能自启动,即所有 的状态表示能否直接或者间接进入到有效循环中去。

此电路中, 把无效状态 111 代入状态方程计算可得:

$$\begin{cases} Q_0^{n+1} = \overline{Q_2^n Q_1^n} \overline{Q}_0^n + \overline{1} Q_0^n = 0 \\ \overline{Q}_1^{n+1} = Q_0^n \overline{Q}_1^n + \overline{Q}_2^n \overline{Q}_0^n Q_1^n = 0 \\ \overline{Q}_2^{n+1} = Q_1^n Q_0^n \overline{Q}_2^n + \overline{Q}_1^n Q_2^n = 0 \end{cases}$$

也就是说 111 的次态为有效状态 000, 所以可以判定电路能够自启动。

上述即为手工设计简单时序逻辑电路的过程和方法,从过程看相对较为复杂,且状态数多时实现起来非常不容易。

2. 软件仿真

这里直接用 Quartus II 7.2 画出上述设计中步骤(5)对应时序逻辑电路,如图 4-19 所示,在此基础上可以得到时序仿真结果,如图 4-20 所示。






图 4-19 设计的七进制加法计数器电路

Name g	0 ps 80 0 ns 160.0 ns	240.0 ns 320.0 ns 400.0 ns	480.0 ns 560.0 ns	
		380.0 ns	400.p iis 300.p iis	
	000 X 001 X 010 X 013 X 10	0 X 101 X 110 X 000 C 001 X	010 X 011 X 100 X	101

图 4-20 图 4-19 对应的时序仿真结果

从图 4-20 的仿真结果上来看,有效循环中是7个状态,当110 时有进位 Y=1。 在现实应用中,手工设计方法和触发器应用设计等已逐步被集成时序逻辑芯片或

在现实应用中,手工设计方法和触发器应用设计等已逐步被集成时序逻辑芯片或 FPGA(CPLD)所替代,后者的实现过程和方法等将在后续内容中展开。

问题思考

- 1. 同步时序逻辑电路的设计过程可以分为哪几个步骤?
- 2. 同步时序逻辑电路中触发器的数目与状态数目有何关系? 与状态分配又有何关系?



4.4 典型时序集成芯片及其应用

寄存器和计数器为数字系统中广泛应用的典型时序逻辑电路,它们与各种组合电路一起,可以构成逻辑功能相对比较复杂的数字系统。

由于 FPGA(CPLD)应用技术的发展,较为复杂的时序逻辑电路通常使用它们实现,这 里介绍的是能直接应用于一些较为简单的数字系统设计的寄存器和计数器。

4.4.1 寄存器与移位寄存器

在数字电路中,用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储 1 位二进制代码,存放 n 位二进制代码的寄存器需用 n 个触发器来构成。

按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类。

基本寄存器只能并行送入数据,需要时也只能并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出、还可以并行输入、串行输出,串行输入、并行输出,十分灵活,用途也很广。

寄存器的主要功能是数据存储和数据转换。

1. 基本寄存器

基本寄存器的工作方式可以分为单拍工作方式和双拍工作方式两种,这里的"拍"通常指的是某个 CP 和控制端作用下的动作。基本寄存器通常只有寄存数据或代码的功能。

单拍工作方式基本寄存器如图 4-21 所示,随着 CP 的作用,其输出为 $Q_s^{n+1}Q_s^{n+1}Q_s^{n+1}=D_sD_sD_sD_s$

即每来一个 CP 脉冲, 动作一次。




图 4-21 单拍丁作方式基本寄存器

双拍工作方式基本寄存器如图 4-22 所示。






图 4-22 双拍工作方式基本寄存器

对照图 4-22, 双拍工作方式基本寄存器的基本功能如下。

- (1) 当 \overline{CR} =0时异步清零,即有 $Q_{_{1}}^{"}Q_{_{1}}^{"}Q_{_{1}}^{"}Q_{_{0}}^{"}$ =0000。
- (2) 当 \overline{CR} =1时,CP 上升沿送数,即有 $Q_1^{n+1}Q_2^{n+1}Q_1^{n+1}=D_1D_2D_1D_0$ 。
- (3) 在 CR=1、CP 上升沿以外时间为"保持"。

常见的寄存器有8位CMOS寄存器74HC374(脉冲边沿敏感的寄存器)。

一般来说寄存器比锁存器具有更好的同步性能和抗干扰性。

2. 移位寄存器

移位寄存器的逻辑功能:移位寄存器是既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。

移位寄存器的逻辑功能分类:被移动方式分为单向移位寄存器(左移和右移)、双向移位寄存器。

- 1) 基本移位寄存器
- (1) 工作原理。

由D触发器构成的4位基本移位寄存器如图4-23所示,其中 D_{SI} 表示串行数据输入端, D_{SO} 表示串行数据输出端, $Q_1Q_2Q_0$ 表示并行数据输出端。




图 4-23 基本移位寄存器

对照图 4-23,若将串行数据 $D_3D_2D_1D_0$ 从高位 D_3 到低位 D_0 按 CP 脉冲序列依次送到 D_{SI} 端,在经过 4 个 CP 脉冲后就有 $Q_3Q_2Q_0=D_3D_2D_1D_0$,也就是说串行输入数据已经转换成并行输出数据。

典型的 8 位移位寄存器集成电路 74HC/HCT164 芯片引脚排列如图 4-24 所示,对应的逻辑功能表如表 4-3 所示。





图 4-24 74HC/HCT164 芯片引脚排列

表 4-3 74HC/HCT164 的逻辑功能表

	输	λ		输	#	74.6K
CLOCK	CLEAR	Α	В	Q	$Q_B \cdots Q_H$	功能
×	0	×	×	1.0	00	清零
0	1	×	×	$Q_{_{A0}}$	$Q_{B0} \dots Q_{H0}$	保持
†	1	1	1 72	1	$Q_{Bn} \dots Q_{Hn}$	移位
†	1	0	LXI.	0	$Q_{Bn} \dots Q_{Hn}$	移入0
t	1	×	1/9/	0	$Q_{Bn} \dots Q_{Hn}$	移入0

(2) 实例分析。

例 4-5: 对照图 4-23 所示电路和图 4-25 所示的部分波形图分析:

① 如果 D_{s1} = 11010000,从高位开始输入,试问经过几个 CP 脉冲作用后,从 D_{s1} 端串行输入的数码就可以从 D_{s0} 端串行输出?




图 4-25 例 4-5 对应的部分波形图

- ② 如果用 74164 来实现,则要经过几个 CP 脉冲作用?
- (3) 软件仿真。

解:针对这样的问题,可以用手工推算的方式来进行分析,也可以采用相关 EDA 软件辅助分析。这里直接用 Quartus II 7.2 来实现。



① 对照图 4-23 得如图 4-26 所示电路图,编译通过并时序仿真后得如图 4-27 所示结果。




图 4-26 例 4-5 对应的仿真电路

从图 4-27 可知,应该是经过 12 个脉冲后,从 $D_{\rm sc}$ 端串行输入的数码就可以从 $D_{\rm so}$ 端串行输出。大家不妨用手工推算方法推导一下是不是这个结果。




图 4-27 对应的仿真结果

② 应用 74164 实现。画出如图 4-28 所示仿真电路,编译通过并时序仿真后得到如图 4-29 所示时序仿真波形图。




图 4-28 用 74164 实现的仿真电路






图 4-29 时序仿真结果

可以看出经过了 16 个脉冲后,从 D_{sr} 端串行输入的数码就可以从 D_{so} 端串行输出。

- 2) 多功能双向移位寄存器
- (1) 原理说明。

多功能移位寄存器工作模式简图如图 4-30 所示。高位移向低位即左移, 低位移向高位即右移。



图 4-30 多功能移位寄存器工作模式简图

对照图 4-30, 双向移位寄存器在控制线的逻辑电平下存储的数据可以左移也可以右移。 典型的 4 位双向移位寄存器 74HC/HCT194 对应的逻辑功能表如表 4-4 所示,而对应 芯片引脚排列如图 4-31 所示。

清零	模式	控制	时钟	串行	输入		并行	输入		输出	功能
CLEAR	S ₁	S ₀	CLOCK	D_{SL}	D_{SR}	Α	В	С	D	Q_A Q_B Q_C Q_D	描述
0	×	×	×	×	×	×	×	×	×	0 0 0 0	清零
1	×	×	0	×	×	×	×	×	×	Q_{A0} Q_{B0} Q_{C0} Q_{D0}	保持
1	1	1	t	×	×	a	b	с	d	a b c d	并入
1	0	1	1	×	0	×	×	×	×	0 Q_{A0} Q_{B0} Q_{C0}	右移 0
1	0	1	1	×	1	×	×	×	×	1 Q_{A0} Q_{B0} Q_{C0}	右移1
1	1	0	1	0	×	×	×	×	×	$Q_{B0} \ Q_{C0} \ Q_{D0} \ 0$	左移 0

表 4-4 74HC/HCT194 的逻辑功能表



清零	模式	控制	时钟	串行	输入		并行	输入		输出	功能
CLEAR	S ₁	S ₀	CLOCK	D _{SL}	D _{SR}	Α	В	С	D	Q_A Q_B Q_C Q_D	描述
1	1	0	†	1	×	×	×	×	×	Q_{B0} Q_{C0} Q_{D0} 1	左移1
1	0	0	×	×	×	×	×	X	×	Q_{A0} Q_{B0} Q_{C0} Q_{D0}	保持




图 4-31 74HC/HCT194 芯片引脚排列

(2) 应用设计和软件仿真。

下面通过两个 74HC/HCT194 集成电路构成的 8 位右移时序发生器的工作过程来进一步加深对移位寄存器的工作过程的理解。

给出的 8 位右移时序发生器仿真电路如图 4-32 所示,时序仿真波形如图 4-33 所示。




图 4-32 8 位右移时序发生器仿真电路



图中 $S_0 \sim S_1$ 表示 8 位可输入的开关量。 S_8 这样接的目的是,当 S_1 取值为 1 时, S_1 = 1,而 S_0 直接接在电源端,即 S_0 = 1,所以此时可以把 $S_0 \sim S_1$,所赋值的数据并行读入寄存器;而当 S_0 取值为 0 时,因为此前的 S_0 = 1,所以在此时模式下就可以实现右移。其他的相关连接是为了达到循环右移的目的。



图 4-33 8 位右移时序发生器对应的时序仿真结果

从图 4-33 所示的仿真时序图上也可以看到,这里设置 $S_0 \sim S$,的取值为 11010000,当 $S_8 = 0$ 时,数据没有被并行读入,当 $S_8 = 1$ 时,数据被并行读入,后面是随着 CP 脉冲上升沿的到来依次进行的循环右移。

问题思考

- 1. 从上述 74164 应用的例子(例 4-5)中可以看出数据的"串行输入"到"并行输出" 之间的转换关系了,请读者思考一下如何实现数据"并行输入"到"串行输出"的转换呢 (可以使用 74165 尝试)?
 - 2. 对照图 4-32, 如果要实现 8 位左移, 电路该做哪些变动呢?

4.4.2 计数器

计数器的基本功能是对输入的时钟脉冲进行计数。它也可用于分频、定时、产生节拍 脉冲和脉冲序列及进行数字运算等。

计数器的分类:按脉冲输入方式,分为同步和异步计数器;按进位体制,分为二进制、 十进制和任意进制计数器:按逻辑功能,分为加法、减法和可逆计数器。

- 1. 二进制计数器
- 1) 异步二进制计数器
- (1) 原理说明。4 位异步二进制加法计数器原理图如图 4-34 所示,可以得到理想状态下的时序图如图 4-35 所示。






图 4-34 4 位异步二进制加法计数器原理




图 4-35 4 位异步二进制加法计数器时序图

从图 4-35 比较可知: $f_Q = \frac{1}{2} f_{CP}$, $f_Q = \frac{1}{4} f_{CP}$, $f_Q = \frac{1}{8} f_{CP}$, $f_Q = \frac{1}{16} f_{CP}$ 。 也就是说计数器不仅可以计数也可作为分频器使用。

(2) 集成芯片示例。中规模集成电路 74HC/HCT393 的引脚排列如图 4-36 所示,从图中可以看出, 它集成了两个 4 位异步二进制计数器。




图 4-36 74HC/HCT393 的引脚排列

通常在 5V、25℃工作条件下,74HC/HCT393 中每级触发器传输延迟时间典型值为 6ns。

- 2) 二进制同步加计数器
- (1) 原理说明。3 位二进制同步加法计数器的状态转换图如图 4-37 所示, 电路如图 4-38 所示。




图 4-37 3 位二进制同步加法计数器的 状态转换图

图 4-38 3 位二进制同步加法计数器的电路

可以写出:

驱动方程为 $J_0=K_0=1$, $J_1=K_1=Q_0^n$ 、 $J_2=K_3=Q_0^nQ_0^n$

输出方程为 $C=Q_0^*Q_0^*Q_0^*$ 。

同理推广到 n 位二进制同步加法计数器,对应的驱动方程和输出方程如下。

驱动方程:
$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = Q_0^n \\ J_2 = K_2 = Q_1^n Q_0^n \\ \dots \\ J_{n-1} = K_{n-1} = Q_{n-2}^n Q_{n-3}^n \cdots Q_1^n Q_0^n \end{cases}.$$

输出方程: $C=Q_{n-1}^{"}Q_{n-2}^{"}\cdots Q_1^{"}Q_0^{"}$ 。

(2) 集成芯斤示例。74HC161 是一种典型的 CMOS 4 位同步二进制加计数器,它的引脚排列如图 4-39 所示,芯片外形如图 4-40 所示。




图 4-39 74HC161 的引脚排列






图 4-40 74HC161 的芯片外形

74HC161 的典型时序图如图 4-41 所示,从典型时序图中可以明显看出在各个使能端的控制下整个芯片的工作时序关系。




图 4-41 74HC161 的典型时序图

综合起来得到表 4-5 所示 74HC161 的逻辑功能表。

表 4-5 74HC161 逻辑功能表

			输入								输出		
清零	预置	使	能	时钟	Ť	页置数	据输	λ		it	数		进位
\overline{CLEAR}	\overline{LOAD}	ENP	ENT	CP	D	C	B	A	$Q_{\rm D}$	$Q_{\rm c}$	$Q_{\rm B}$	Q_{Λ}	RCO
L	×	×	×	×	×	×	×	×	L	L	L	L	L
Н	L	×	×	1	D	C	В	A	D	C	В	A	*
H	Н	L	×	×	×	×	×	×		保	.持		*
Н	Н	×	L	×	×	×	×	×		保	持		*
Н	Н	Н	Н	t	×	×	×	×		it	数		*



具体 74HC161 的相关应用将在本章的"任意 N 进制计数器的构成"中展开。

2. 其他常用集成计数器

- 1) 双二-五-十进制加法计数器 74HC390
- (1) 原理说明。74HC390的引脚排列如图 4-42 所示,图中可见它内有两组计数器,每组计数器由两个计数器组成,1个一位二进制计数器和1个五进制计数器,它们可以单独计数,但消零时同时消零。
- B 为时钟脉冲的输入,下降沿触发: $Q_{\rm A}$ 、 $Q_{\rm B}$ 、 $Q_{\rm C}$ 、 $Q_{\rm D}$ 为计数输出:清零 RD 为异步清零,高电平有效。




图 4-42 74HC390 集成块引脚排列

- (2) 实例设计和软件仿真。
- 例 4-6: 试任选 74HC390 中的一组计数器构成 8421BCD 码十进制的计数器。
- 解: 仿真电路如图 4-43 所示。




图 4-43 74HC390 构成的 8421BCD 码十进制计数器仿真电路

这种情况可以考虑用一个二进制和一个五进制的组合来实现,即 A 接单脉冲时钟, $Q_{\rm A}$ 作为输出,构成二进制,将 $Q_{\rm A}$ 接 B,而将 $Q_{\rm A}$ 、 $Q_{\rm B}$ 、 $Q_{\rm C}$ 、 $Q_{\rm b}$ 为输出,且 $Q_{\rm D}$ 是最高位,这样自然就构成了 8421BCD 码十进制计数器。对应的时序仿真结果如图 4-44 所示。






图 4-44 对应的时序仿真结果

由图 4-44 所示的时序仿真结果图可见,0000~1001 的依次递增结果,最后在 1001 处转向 0000,很好地验证了 8421BCD 码十进制计数过程。

- (3) 实例设计和软件仿真。
- 例 4-7:应用 74HC390 构成 5421BCD 码十进制的计数器。
- 解:将 Q_0 接A,B为时钟脉冲的输入, Q_B 、 Q_C 、 Q_D 、 Q_A 为输出, Q_A 是最高位,这样则构成 5421BCD 码十进制的计数器,对应的仿真电路如图 4-45 所示,对应的仿真结果如图 4-46 所示。




图 4-45 74HC390 构成的 5421BCD 码十进制计数器仿真电路

laster T	ine Bar:	560.0	ns	Pointer:	45.99 ns	Interval	-514.01 r	s Start:	
П		2 q G	80. 0 ns	160.0 as	240. D ns	320.0 ns	400.0 ns	480.0 ns	560
	Han e								560
p ≥0	CLX			\Box				1	\Box
≫ 1	■ Q	0000	X 0001	0010 X 0011	X 0100 X 10	00 (1001	(1010 X 1011	XX 1100 X	0000
∌ 2	- QA								
∌ 3	- 90								
∌ 4	- QC						, , , , , , , , , ,		
∌ 5	LQB								

图 4-46 对应的时序仿真结果

特別需要强调的是,这里的 $Q_{\rm B}$ 、 $Q_{\rm C}$ 、 $Q_{\rm D}$ 、 $Q_{\rm A}$ 为输出, $Q_{\rm A}$ 是最高位。从图 4-46 时序仿真结果来看,与 5421BCD 码计数规律一致。



2) 十进制可逆计数器 74HC192

(1) 原理说明。十进制可逆计数器 74HC192 是异步可预置计数器 ,其引脚排列如图 4-47 所示。其逻辑功能如表 4-6 所示, $\overline{L_0}$ 是预置控制端,A、B、C、D 是预置输入端,UP、DOWN 是加法、减法脉冲输入端, \overline{Bo} 为借位输出端, \overline{Co} 为进位输出端。




图 4-47 74HC192 集成块引脚排列

表 4-6 74HC192 逻辑功能表

UF	>	DOWN	$\overline{L}_{\!\scriptscriptstyle D}$	RD	1 1	$Q_{\scriptscriptstyle D}$	$Q_{\rm c}$	$Q_{\rm B}$	$Q_{_{\rm A}}$
×	(×	L	L	LAKY		预置	数据	
×		×	×	Н	1111		清	零	
†		H	Н	L	11/1/	iXx.	加法记	十数器	
Н		t	Н	AL.	<i>y</i>	XX	减法记	十数器	

(2) 应用设计和软件仿真

例 4-8: 用 74HC192 分别实现二十四进制加、减法计数电路。自行设计电路,给出状态变化结果。

二十四进制加法计数器对应的仿真电路和时序波形仿真图分别如图 4-48 和图 4-49 所示。




图 4-48 74192 构成的二十四进制加法计数器电路






图 4-49 74192 构成的二十四进制加法计数器时序仿真图

从图中可以很清晰地看出,从 00 计数到 23 后又转回到 00,刚好是二十四进制加法计数器的工作规律。

二十四进制减法计数器对应的仿真电路和时序波形仿真图分别如图 4-50 和图 4-51 所示。




图 4-50 74192 构成的二十四进制减法计数器电路



图 4-51 74192 构成的二十四进制减法计数器时序仿真图



从图中可以很清晰地看出,从 23 计数到 00 后又转回到 23,刚好是二十四进制减法计数器的工作规律。

问题思考

总结应用 74HC192 设计一百进制以内加法或减法计数器的方法。

3. 任意 N 进制计数器的构成

利用集成计数器的清零端和置数端实现归零,从而构成按自然态序进行计数的N进制计数器的方法。

下面以 74HC161 的不同应用设计为例来学习相关知识点,分别以反馈清零法和反馈 置数法这两种不同的实现方法做必要的介绍。

- 1) 反馈清零法
- (1) 应用设计。
- 例 4-9: 试用 74HC161 构成九进制加法计数器,要求用反馈清零法实现。
- 解:九进制计数器应有9个状态,而74HC161在计数过程中有16个状态。如果设法 跳过多余的7个状态,则可实现九进制加法计数器。

对照图 4-40 所示时序关系,得到的逻辑图如图 4-52 所示,对应的主循环状态转换图 如图 4-53 示。




图 4-52 用反馈清零法将 74HC161 构成九进制 图 4-53 用反馈清零法将 74HC161 构成九进制的 逻辑图 主循环状态转换图

可以看出,只要采用反馈清零法,所设计的计数器初始状态肯定是 0000,那么对应的 末状态应该是什么呢? 对照图 4-52 中的 $Q_{\rm D}$ 和 $Q_{\rm A}$ 接在 2 输入与非门的输入端和图 4-53 中 虚线圈中的 1001,我们知道当 $Q_{\rm D}$ $Q_{\rm C}$ $Q_{\rm B}$ $Q_{\rm A}$ = 1001 这个状态出现时,2 输入与非门的输出 为 0,此时通过清零端直接清零,也就是说 1001 这个状态出现的时间极短,通常称之为"瞬态",不计入有效循环中去的,所以反映出来的有效循环应该是 0000~1000,即末状态为 1000。同理,用清零法可以实现十进制加法计数器。

(2) 软件仿真。连接图 4-52 电路对应的仿真电路,如图 4-54 所示,编译通过并仿真后得到的时序仿真波形如图 4-55 所示。






图 4-54 用反馈清零法实现九进制加法计数器



图 4-55 反馈清零法对应的时序仿真波形

对照图 4-55 和图 4-53, 仿真结果符合设计要求。

- 2) 反馈置数法
- (1) 应用设计。
- 例 4-10: 试用 74HC161 构成九进制加法计数器,要求用反馈置数法实现。

解:这里采用的置数法是直接把 DCBA 置成 0000,那么在满足计数条件的情况下,末状态应该是 1000,因为置数法中,要实现置数的条件除 $\overline{LOAD}=0$ 外,还必须满足 CP 上升沿到来这一前提,这与前面的反馈清零法不一样,因为反馈清零法中的 \overline{CLEAR} 端是无条件清零端,也就是说它等于零则整个输出马上清零。

得到的逻辑图如图 4-56 所示,分析得到对应的主循环状态转换图如图 4-57 所示。






图 4-56 用反馈置数法将 74H161 构成九进制 逻辑图

图 4-57 用反馈置数法将 74HC161 构成九进制的 主循环状态转换图

在反馈置数法实现中,所置的初始状态不同,对应的末状态也是不一样的,那么这里的九进制就有好几种实现方法,但实际道理还是一样的。

(2) 软件仿真。连接图 4-56 电路对应的仿真电路、如图 4-58 所示,编译通过并仿真后 得到的时序仿真波形如图 4-59 所示,结果也是符合设计要求的。




图 4-58 反馈置数法实现九进制加法计数器

从图中可以看出, 仿真时序结果符合设计要求。

3) 并行级联的实现

在计数器应用设计中,经常会遇到大于十六进制的计数器设计,这里以加法计数器为 例来说明实现的方法和注意事项,实现芯片选择74HC161。






图 4-59 反馈置数法实现九进制对应的时序仿真波形

常见的有关大于十六进制的计数器设计有两种情况:一种通常是要求输出以 8421BCD 码形式显示,如通过共阴或共阳数码管显示出来:另一种是输出结果用十六进制表示的,以常见指示灯形式来显示每一位。这两种不同的显示方式在具体实现中需要考虑不同的结果输出设置。

应用设计和软件仿真介绍如下。

例 4-11:设计一个四十九进制加法计数器。

以反馈置数法实现为例,大于十六进制,需要用两片74161来实现,基本连接如图4-60所示,后面的相关设计都在此基础上进行设计和连接。若用反馈清零法实现,则其在连接上还有另外的一些要求,但大体思路类同,这里不做一说明。




图 4-60 两个 74161 芯片实现基本连接

(1) 8421BCD 码形式输出。这种方式输出的数据中只有 0~9。在设计中主要是考虑计数过程中如何实现置数控制。

要实现四十九进制计数器,用 8421BCD 码形式输出,则其计数基本进程状态变化如表 4-7 所示,这里设定初始状态为 0,那么它的末状态是 48。

表 4-7	计数讲程》	状态变化表

十位		个位		
8421BCD 码	十进制	8421BCD 码	十进制	
0000	0	0000	0	



续表

十位		个位		
8421BCD 码	十进制	8421BCD 码	十进制	
0000	0	0001	1	
	0			
0000	0	1001	9	
0001	1	0000	0	
	1			
0001	1	1001	9	
0010	2	0000	0	
	2	🔏		
0010	2	1001	9	
0011	3	0000	0	
	3	, X-1		
0011	3	1001	9	
0100	4	0000	0	
	4.4			
0100	4 1	1000	8	
0000	1 0	0000	0	

也就是说,在芯片连接设置中只需要考虑个位有两次调动其芯片置数的情形,即计数到9时一次置数0000,计数到48时置数0000,而十位芯片计数到48时的有一次置数0000。

综上考虑设计出的四十九进制加法计数器连接如图 4-61 所示, 其中个位 74161 芯片的 置数控制端采用"与非-与非"形式主要是为了减少实现芯片。




图 4-61 8421BCD 码显示输出的四十九进制接法——置数法实现



对应的仿真电路如图 4-62 所示,编译通过并时序仿真得到如图 4-63 所示时序仿真 波形。

从图 4-63 所示仿真波形来看,结果与表 4-6 完全一致,很好地验证了前面的设计。




图 4-62 8421BCD 码显示输出的四十九进制接法仿真电路




图 4-63 8421BCD 码显示输出的四十九进制接法时序仿真波形

(2) 16 进制数形式输出。这种方法用于实现:初始状态若为 00000000,则低位芯片工作中,每计满 16 向高位进一位,这个进位由输出引脚 CO来实现;当计满 48 时高位为 0011,此时由 LD 端使计数状态回到 00000000,实现四十九进制计数。计数进程表如表 4-8 所示,芯片连线如图 4-64 所示。



表 4-8 计数证程状态变化表	表 4-8	计数讲程状态变化表
-----------------	-------	-----------

	高位		低位
二进制	十六进制	二进制	十六进制
0000	0	0000	0
0000	0	0001	1
	0		
	0	1001	9
	0	1010	A
	0	X	<u> </u>
0000	0	1111	F
0001	1	0000	0
	1	KITT	
0001	1	1111	F
0010	2	0000	0
	2		
0010	2	110	F
0011	3	0000	0
0000	0	0000	0




图 4-64 十六进制输出形式芯片连接

对应的仿真电路如图 4-65 所示,编译通过并时序仿真得到如图 4-66 所示时序仿真 波形。







图 4-65 十六进制输出形式仿真电路



(a) 前半部分



(b) 后半部分

图 4-66 十六进制输出形式接法对应的部分时序仿真波形



从图 4-66 所示的仿真波形来看,这种方法的状态变化关系与表 4-8 完全一致。

问题思考

- 1. 试用 74HC161 构成十二进制计数器,要求分别利用 74HC161 的清零功能和置数功能实现。
 - 2. 试用 74HC161 设计一个六十进制加法计数器。
 - 3. 用两种不同的方法用 74HC161 来构成同步二十四进制计数器。
 - 4. 总结归纳 N 进制计数器的实现方法。


小 结

- 时序逻辑电路一般由组合逻辑电路和存储电路两部分构成。它们在任一时刻的输出不仅与当前输入信号有关,还与电路原来的状态有关。
 - 2. 时序逻辑电路可分为同步和异步两大类。/
- 3. 时序逻辑电路的分析,首先按照给定电路列出各逻辑方程组,然后列出状态转换表、画出状态转换图和时序图,最后分析得到电路的逻辑功能。
- 4. 时序逻辑电路的设计,首先根据逻辑功能的需求,导出原始状态转换图或原始状态转换表,有必要时需进行状态化简、继而对状态进行编码,然后根据状态转换表导出激励方程组和输出方程组,最后画出逻辑图完成设计任务。
- 逻辑方程组、状态转换表、状态转换图和时序图从不同方面表达了时序逻辑电路 的逻辑功能,是分析和设计时序逻辑电路的主要依据和手段。
- 6. 任意 N 进制计数器的构成方法有反馈清零法和反馈置数法两种,具体应用设计时需要实现方法和规律。
- 7. 典型集成时序电路芯片 74HC164、74HC194、74HC390、74HC192、74HC161等, 掌握它们相关应用设计。遇到其他相关时序集成芯片时,应该会查找相关资料,具体应用 方面应该是相通的。
- 8. 实际设计应用中,适时运用 Quartus II 7.2 软件进行设计、仿真和调试往往会起到很好的效果。

习 题


- 1. 分析题图 4-1 中所示的同步时序逻辑电路,要求:
- (1) 写出驱动方程、输出方程、状态方程。
- (2) 画出状态转换图,并说明电路功能。






题图 4-1

2. 由 D 触发器组成的时序逻辑电路如题图 4-2 所示,在图中所示的 CP 脉冲及 D 作用下,画出 Q_0 、 Q_1 的波形(设触发器的初始状态为 Q_0 =0)。




题图 4-2

3. 试分析题图 4-3 所示同步时序逻辑电路,要求写出其驱动方程、状态方程,列出其状态真值表,画出其状态转换图。




题图 4-3

- 4. 一同步时序逻辑电路如题图 4-4 所示,设各触发器的起始状态均为 0 态。
- (1) 列出电路的状态转换表。
- (2) 画出电路的状态转换图。
- (3) 画出 CP 作用下 Q₀、 Q₁、 Q₂ 的波形图。
- (4) 说明电路的逻辑功能。



题图 4-4

5. 试画出如题图 4-5 所示电路在 CP 波形作用下的输出波形 Q_i 及 Q_o ,并说明它的功能(设初态 Q_i Q_i =00)。




CP Q_0

颞图 4-5


0.

6. 分析如题图 4-6 所示同步时序逻辑电路的功能,写出分析过程。




题图 4-6

- 7. 分析如题图 4-7 所示电路的逻辑功能。
- (1) 写出驱动方程、状态方程。
- (2) 列出状态转换表,并画出状态转换图。
- (3) 说明电路的逻辑功能,并判别能否自启动
- (4) 画出在时钟作用下各触发器的输出波形



题图 4-7


- 8. 分析如题图 4-8 所示时序逻辑电路。
- (1) 列出方程组,并列出状态转换表。
- (2) 画出状态转换图、时序图(设初始状态为 0)。
 - (3) 说明该时序逻辑电路的功能。
 - 9. 试分析题图 4-9 所示时序逻辑电路。
- (1) 写出该电路的驱动方程, 状态方程和输出方程。




题图 4-8



- (2) 画出 Q Q 的状态转换图。
- (3) 根据状态图分析其功能。
- 10. 分析如题图 4-10 所示同步时序逻辑电路, 要求:
- (1) 写出它的激励方程组、状态方程组和输出方程。
- (2) 画出状态转换图并描述功能。




- 11. 已知某同步时序逻辑电路如题图 4-11 所示,要求:
- (1) 分析电路的状态转换图, 并要求给出详细分析过程。
- (2) 电路逻辑功能是什么? 能否自启动?
- (3) 若计数脉冲 f_{CP} 频率等于 700Hz、则从 Q, 端输出时的脉冲频率是多少?




题图 4-11

- 12. 对照如题图 4-12 所示同步时序逻辑电路, 要求:
- (1) 写出它的激励方程组、状态方程组。
- (2) 画出其状态转换图。
- 13. 分析如题图 4-13 所示同步时序逻辑电路。要求:
- (1) 写出各级触发器的驱动方程(激励函数)。
- (2) 写出各级触发器的状态方程。
- (3) 列出状态转换表。
- (4) 画出状态转换图。
- (5) 描述逻辑功能。








题图 4-12


题图 4-13

14. 一个逻辑电路如题图 4-14 所示,试画出时序逻辑电路部分的状态图,并画出在 CP 作用下 2 线-4 线译码器 74LS139 输出端 \overline{Y}_0 、 \overline{Y}_1 、 \overline{Y}_2 、 \overline{Y}_3 的波形(设 Q_1 、 Q_0 的初态为 0)。

注意: 2 线-4 线译码器的逻辑功能为,当 \overline{EN} =0时,电路处于工作状态, $\overline{Y_0}$ = $\overline{A_1}$ $\overline{A_0}$, $\overline{Y_0}$ = $\overline{A_0}$ 。




15. 已知题图 4-15 所示电路, 试完成下列问题。



题图 4-15




- (1) 此处 74161 组成模值为多少的计数器。
- (2) 写出 W、X、Y、Z的函数表达式。
- (3) 在 *CP* 作用下, 画出 *W、X、Y、Z* 的波形, 分析 *W、X、Y、Z* 端顺序输出 8421BCD 码的状态。
- 16. 电路如题图 4-16 所示, 74LS151 为 8 选 1 数据选择器, 74161 为 4 位二进制计数器。请问:
 - (1) 74LS151 构成了几进制的计数器?
 - (2) 画出输出 CP、Q₀、Q₁、Q₂、L 的波形(CP 波形不少于 10 个周期)。





- 17. 已知如题图 4-17 所示部分已经连接好的数字电路, 试问:
- (1) 当 74HC4511 输入 8421BCD 码时, $a\sim g$ 端输出有效电平是高电平还是低电平?
- (2) 试应用"反馈清零法"设计一个六进制 的加法计数器,并在此图的基础上通过必要的连 接后使电路实现正常的计数显示功能。要求画出 状态转换图,并在图上作必要的连接和设置。
 - 18. 用 4 位二进制同步加法计数器 74HC161 设计能 2421BCD 码十进制加法计数器,可增加 必要的门电路。
- 19. 用同步 4 位二进制计数器 74161 构成码制为余 3 码的十进制计数器。试写出详细设计过程,并画出状态转换图和连线图。
- 20. 试用D 触发器设计一个同步五进制加法计数器,要求写出设计过程。
- 21. 用最少的 JK 触发器与必要的门电路来设计一个能自启动的同步六进制减法计数器,即要求计数顺序为 0→5→4→3→2→1→0···, 并当



-



计数到 0 时,输出一个高电平,要求:

- (1) 分析设计要求,列出状态转换表。
- (2) 求出状态方程、输出方程和驱动方程。
- (3) 画出电路的逻辑图。
- (4) 判断电路是否能自启动。



第5章

脉冲波形的产生与变换



本章包括555定时器及应用和晶振应用两部分内容。从数字系统应用角度来讲就是"时钟源"部分,其主要知识点是数字脉冲如何来获取,尤其是如何获得1Hz的脉冲。另外,目前555定时器应用电路在现实生活中也应用较为广泛。

通过本章的学习、理解脉冲产生、整形电路的分类和脉冲波形参数的定义;了解3种脉冲电路(施密特触发器、单稳触发器和多谐振荡器)的应用情况;掌握由555定时器组成的3种脉冲电路的工作原理,以及波形参数与电路参数之间的关系;掌握1Hz时钟脉冲的获得方法。

教学要求

知识要点	能力要求	相关知识
555 定时器及其应用	(1) 了解 555 定时器的基本结构 (2) 熟悉定时器构成的 3 种脉冲电路 (3) 掌握应用电路波形参数和电路参 数间的对应关系	(1) 555 定时器(2) 单稳态触发器(3) 施密特触发器(4) 多谐振荡器
晶振及其应用	(1) 熟悉晶振应用电路 (2) 掌握 1Hz 脉冲获得的不同方法	(1) 晶振 (2) 晶振应用电路





在数字电路和系统中,经常需要各种宽度、幅度的脉冲信号,如时钟信号、定时信号 等。当前常用的获得脉冲信号的方法通常有两种:一种方法是利用多谐振荡器直接产生所 需的信号脉冲;另一种方法是利用已有的晶振电路产生的脉冲信号,经过分频后获得所需 的脉冲信号。

本章主要介绍 555 定时器及其应用和晶振应用两部分内容。555 定时器这部分,主要 讨论脉冲波形的产生、变换、整形等,如单稳态触发器常用作定时电路; 施密特触发器常 用于对脉冲波形的整形或变换; 多谐振荡器常用作数字电路的触发脉冲。晶振应用这部分, 主要介绍如何利用已有的晶振电路获取所需的时钟脉冲信号, 尤其是硬件分频和软件分频 的实现方法。

5.1 555 定时器及其应用

555 定时器是模拟功能和数字逻辑功能相结合的集成电路,具有功耗低、输入阻抗高等优点,只需要添加一些外围元器件,就可以很方便地构成许多实用的电子电路,如单稳态触发器、施密特触发器、多谐振荡器等。由于 555 定时器使用灵活方便,因此在信号的产生、变换、控制与检测等领域中得到了广泛应用。

555 定时器通常有双极型和 CMOS 两种类型,它们的结构及工作原理基本相同,没有本质区别。一般来说,双极型定时器的驱动能力较强,电源电压范围为+5~+16V,最大负载电流可达 200mA。而 CMOS 定时器的电源范围为+4.5~+18V,最大负载电流在 4mA 以下。555 定时器具有功耗低、输入阻抗高等优点,能直接驱动小型电机、继电器和低阻抗扬声器等。

5.1.1 555 定时器的基本结构

555 定时器的引脚排列如图 5-1 所示,集成电路有 8 个引脚。1 脚是接地端,2 脚是触发输入端,3 脚是输出端,4 脚是复位端,5 脚是控制电压端,6 脚是阈值输入端,7 脚是放电端,8 脚是电源端。


1. 电路结构

555 定时器的内部原理框图如图 5-2 所示,它由 3 个 $5k\Omega$ 电阻、两个电压比较器 C_1 和 C_2 、一个基本 RS 锁存器、一个放电三极管 T 以及缓冲器组成。



图 5-1 555 定时器引脚排列





2. 原理说明

对照图 5-2, 比较器 C_1 的同相输入端 5 连接到由 3 个 $5k\Omega$ 电阻组成的分压网络的 $\frac{2}{3}V_{CC}$ 处,反相输入端 6 为阈值电压输入端 TH。比较器 C、的反相输入端连接到分压电阻网络的 $\frac{V_{\rm cc}}{2}$ 处,同相输入端 2 为触发电压输入端 \overline{R} ,用来启动电路。

需要特别指出的是:对比较器 C_1 来说,当TH(阅值输入端)大于基准电压 V_{R1} 时,输出 V_{C1} =0, 否则为 1; 而对比较器 C_2 来说, \overline{TR} (触发输入端)小于基准电压 $V_{\rm R}$ 时,输出 $V_{\rm C2}=0$, 否则为1。简单地说,对电压比较器C来说,若同相输入端电压高于反相输入端电压,则 输出为1,反之输出为0。

 G_1 和 G_2 组成基本 RS 锁存器,输入低电平有效触发。 $V_{C1}(\overline{R}) = 0$, $V_{C2}(\overline{S}) = 1$ 时,置 0, Q=0, $\overline{Q}=1$; $V_{C2}(\overline{S})=0$, $V_{C1}(\overline{R})=1$ 时,置 1, Q=1, $\overline{Q}=0$; $V_{C1}(\overline{R})=1$, $V_{C2}(\overline{S})=1$ 时,保持; G,为输出缓冲级,Q=0时, $V_0=0$; Q=1时, $V_0=1$ 。 $\overline{R_D}$ 为直接复位输入 端, $\overline{R_{\rm p}}=0$,输出 $V_{\rm o}$ 便为低电平,正常工作时, $\overline{R_{\rm p}}$ 端必须接高电平。

G,主要是起到缓冲作用。

定时器的主要功能取决于比较器的输入,而比较器的输出又控制了 RS 锁存器和放电 三极管 T 的工作状态。

控制电压端 5 是比较器 C, 的基准电压端, 通过外接元件或电压源可改变控制端的电压 值,即可改变比较器 C_1 、 C_2 的参考电压,当接外部固定电压 V_{co} 时, $V_{R1}=V_{co}$, $V_{R2}=\frac{1}{2}V_{co}$; 当控制电压端 5 悬空时,比较器 C_1 和 C_2 的比较基准电压分别为 $\frac{2}{3}V_{cc}$ 和 $\frac{V_{cc}}{2}$,通常使用时 在控制电压端 5 与地之间接一个 0.01uF 电容, 以防止干扰电压的引入。



3. 功能描述

555 定时器功能如表 5-1 所示。

	输 入		输 出			
复位 R _D	阈值输入 TH	触发输入 TR	输出 v _o	放电三极管 T 的状态		
0	×	×	低电平	导通		
1	$> \frac{2}{3}V_{cc}$	$>\frac{1}{3}V_{\rm cc}$	低电平	导通		
1	$<\frac{2}{3}V_{cc}$	$>\frac{1}{3}V_{\rm cc}$	不变	不变		
1	×	$<\frac{1}{3}V_{cc}$	高电平	截止		

表 5-1 555 定时器的功能

从逻辑功能上来说, $\overline{R_{\rm p}}$ 为低电平有效的直接置 0 端。xH(阈值输入端)大于基准电压 $V_{\rm pl}$ 时,称高触发置 0; \overline{TR} (触发输入端)小于基准电压 $V_{\rm pl}$,时,称低触发置 1。

5.1.2 单稳态触发器

单稳态触发器在加入触发信号后,可以由稳定状态(稳态)转入暂稳态,经过一定时间以后,它又会自动返回原来的稳定状态。单稳态触发器在数字电路中一般用于定时(产生一定宽度的矩形波)、整形(把不规则的波形转换成宽度、幅度都相等的波形)以及延时(把输入信号延迟一定时间后输出)等,如图 5-3 所示。



图 5-3 单稳态触发器的状态转换及逻辑符号

单稳态触发器具有下列特点。

- (1) 电路有一个稳态和一个暂稳态。
- (2) 电路在没有触发信号作用时处于一种稳定状态;在外来触发脉冲作用下,电路由稳态翻转到暂稳态。
- (3) 暂稳态是一个不能长久保持的状态,经过一段时间后,电路会自动返回到稳态。 暂稳态的持续时间与触发脉冲无关,仅决定于电路本身的参数。
 - 1. 555 定时器构成的单稳态触发器

使用 555 定时器构成的单稳态触发器电路如图 5-4(a)所示。



图中,以触发输入端 \overline{TR} (2)作为输入触发端,下降沿触发;复位端 $\overline{R_0}$ (4)接电源 V_{CC} ,放电端 DISC(7)通过电阻 R 接 V_{CC} ,通过电容 C 接地;同时放电端 DISC(7)和阈值输入端TH(6)连接在一起;控制电压端 V_{CO} (5)对地接 0.01 μ F 电容,以防干扰。

1) 原理说明

单稳态触发器的工作波形如图 5-4(b)所示,工作原理如下。




图 5-4 555 定时器构成的单稳态触发器

接通 V_{cc} 后瞬间, V_{cc} 通过R对C充电,当 u_c 上升到 $\frac{2}{3}V_{cc}$ 时,比较器 C_1 输出为0,将触发器 C_1 0, u_c 0。这时C0,放电三极管C1,放电三极管C1。

当 u_r 下降沿到来时,因为 $u_c < \frac{V_{CC}}{3}$,使 C_2 输出为0,触发器置 1, u_o 又由 0 变为 1,电路进入暂稳态。由于此时Q=0,放电三极管 T 截止, V_{CC} $extit{ 经 R 对 C }$ 充电。虽然此时触发脉冲已消失,比较器 C_2 的输出变为 1,但充电继续进行,直到 u_c 上升到 $\frac{2}{3}V_{CC}$ 时,比较器 C_1 输出为 C_2 ,将触发器置 C_3 ,电路输出 C_3 ,放电三极管 C_4 节通, C_5 放电,电路恢复到稳定状态。

2) 主要参数计算

由以上的分析可知,电路输出脉冲的宽度 $t_{\rm w}$ 等于暂稳态持续的时间,如果不考虑三极管的饱和压降,也就是不考虑在电容充电过程中电容电压 u_c 从 0 上升到 $\frac{2}{3}V_{\rm cc}$ 所用的时间。根据 电容 C 的充 电过程 可知, $u_c(0^*){=}0$ 、 $u_c(\infty){=}V_{\rm cc}$ 、 $\tau{=}RC$, 当 $t{=}t_{\rm w}$ 时, $u_c(t_{\rm w}){=}\frac{2}{3}V_{\rm cc}{=}V_{\rm T}$,因而,可得输出脉冲的宽度为

$$t_{w} = RC \ln \frac{u_{C}(\infty) - u_{C}(0^{+})}{u_{C}(\infty) - V_{T}} = RC \ln 3 \approx 1.1RC$$
 (5-1)

因此,暂稳态的持续时间仅决定于电路本身的参数,即外接定时元件 R 和 C, 而与外 界触发脉冲无关。通常,电阻 R 取值在几百欧至几兆欧之间,电容 C 取值在几百皮法至几 百微法之间,电路产生的脉冲宽度可以从几微秒到数分。但要注意,随着定时时间的增大,



其定时精度和稳定度也将下降。

2. 集成单稳态触发器

由于脉冲整形、延时和定时的需要,现己生产出单片集成单稳态触发器。它具有定时 范围宽、稳定性好、使用方便等优点,因此得到了广泛应用。

1) 类型及特点

集成单稳态触发器根据电路及工作状态不同可分为可重复触发和不可重复触发两种。它们主要的区别如下。

可重复触发单稳态触发器在暂稳态期间,如有触发脉冲作用,则电路会重新被触发,使暂稳态继续延迟一个t_w时间,直到触发脉冲的间隔超过单稳输出脉宽,电路才返回稳态。 工作波形如图 5-5(b)所示。




图 5-5 两种单稳态电路工作波形

2) 集成单稳态触发器

集成单稳态触发器目前己有许多种型号,有TTL型、CMOS型等,如TTL型74121为不可重复触发集成单稳态触发器,CMOS型CC14528为可重复触发集成单稳态触发器。 下面以74121为例进行分析。

74121 由触发信号控制电路、微分型单稳触发器和输出缓冲电路组成。电路的外部引脚排列如图 5-6 所示。74121 芯片共有 14 个引脚, A_1 、 A_2 是两个下降沿有效的触发信号输入端; B_2 是升沿有效的触发信号输入端; B_3 是上升沿有效的触发信号输入端; B_4 是外接定时电阻和电容的连接端,外接定时电阻 B_4 接在 B_4 度以上, B_4 以上, B_4 从, B_4 从, B_4 从, $B_$




图 5-6 74121 芯片引脚排列



3) 功能描述

如功能表 5-2 所示,无触发时,保持稳态不变;B 和 A_1 、 A_2 中有一个或两个为高电平,输入端有一个或两个下降沿时电路被触发 A_1 、 A_2 中有一个或两个为低电平,在 B 端输入上升沿时电路被触发。它的输出脉冲宽度为

$$t_{\rm w} \approx 0.7RC \tag{5-2}$$

ъ

л

т v

通常 R_{ext} 的取值在(2~30 k Ω)之间, C_{ext} 的取值在(10pF~10 μ F)之间。

输入 输出 \bar{o} В A_1 A Q L Η Η L × L Н K Н × X L L Н Н Н L Н Н Н ъ л ļ Н Н л ъ ļ Н ٦Γ л.

表 5-2 74121 的功能

3. 单稳态触发器的应用

利用单稳态触发器可以构成脉冲定时、脉冲延迟电路、噪声消除电路、多谐振荡器等。

1) 应用举例

L

例 5-1: 利用集成单稳态触发器 74121 实现定时 7ms 的输出脉冲。

利用单稳态触发器能产生一定宽度的矩形脉冲,利用这个脉冲去控制电路时,只有在矩形脉冲存在的时间内,信号才能通过。由于输出脉冲宽度为 $t_{\rm w} \approx 0.7RC$,因此选择 $R=10{\rm k}\Omega$, $C=1{\rm \mu}F$ 。

2) 软件仿真

应用 Multisim 软件设计电路,并进行仿真,验证电路的正确性,结果如图 5-7、图 5-8 所示。

仿真波形图从上至下的信号为A到D,当触发信号输入端A,出现下降沿后,输出端Q产生宽度为7ms的脉冲信号,将其作为与门的一个输入,来控制与门的另一个输入端信号(时钟信号为1Hz),利用这个脉冲来控制电路,可以看出,只有在矩形脉冲存在的时间内,时钟信号才能通过。验证结果符合电路的逻辑功能。

注: H表示高电平; L表示低电平; ×表示无效状态;

[↑]表示时钟的上升沿; ↓表示时钟的下降沿。




图 5-7 74121 实现定时 7ms 的输出脉冲电路




图 5-8 定时 7ms 的输出脉冲电路仿真波形

- 3) 应用举例和软件实现
- 例 5-2: 利用 555 定时器实现单稳态触发器。
- 解:应用 Multisim 软件设计电路,并进行仿真,验证电路的正确性,结果如图 5-9、图 5-10 所示。






图 5-9 555 定时器实现单稳态触发器电路




图 5-10 单稳态触发器电路仿真波形

仿真波形从上至下的信号为 A 到 C, 当触发输入端第 2 脚出现下降沿后,输出端第 3 脚产生宽度 t_w 脉冲信号。

$$t_w \approx 1.1 R_1 C_t = 1.1 \times 10 \times 10^3 \times 1 \times 10^{-6} = 11 \text{(ms)}$$
 (5-3)

由仿真图可知, 结果符合电路的逻辑功能。

5.1.3 施密特触发器

施密特触发器是一种能够把输入波形整形成为适合于数字电路需要的矩形脉冲的电路。 施密特触发器电压传输特性及工作特点如下。

(1) 施密特触发器属于电平触发器件,当输入信号达到某一定电压值时,输出电压会发生突变。



(2) 电路有两个阈值电压。输入信号增加和减少时,电路的阈值电压分别是上限阈值电压 (V_{τ_-}) 和下限阈值电压 (V_{τ_-}) 。

同相及反相输出施密特触发器的电压传输特性和符号分别如图 5-11、图 5-12 所示。




图 5-11 同相输出施密特触发器的电压传输特性和符号




图 5-12 反相输出施密特触发器的电压传输特性和符号

1. 555 定时器构成的施密特触发器

用 555 定时器构成的施密特触发器电路如图 5-13(a)所示。图中,触发输入端 \overline{RR} (2)和 阈值输入端 TH(6)连接在一起,外接输入电压 $u_{\rm c}$,作为施密特触发器的输入端;复位端 $\overline{R_{\rm c}}$ (4)接电源 $V_{\rm cc}$: 放电端 DISC(7)通过电阻 R 连接 $V_{\rm cc}$: 控制电压端 $V_{\rm co}$ (5)对地接 0.01 μ F 电容,起滤波作用,目的是调高比较电压的稳定性。

施密特触发器的工作波形如图 5-13(b)所示,为了便于分析,将 555 定时器内部两个比较器单独列出,如图 5-14 所示。




图 5-13 555 定时器构成的施密特触发器





图 5-14 555 定时器内部比较器

当 $u_1=0$ 时,由于比较器 C_1 输出为 1、 C_2 输出为 0,触发器置 1,即 Q=1、 $\overline{Q}=0$, $u_0=1$ 。当 u_1 升高时,在未到达 $\frac{2}{2}V_{CC}$ 以前, $u_0=1$ 的状态不会改变。

 u_1 升高到 $\frac{2}{3}V_{cc}$ 时,比较器 C_1 输出为0、 C_2 输出为1,触发器置0,即Q=0、 $\overline{Q}=1$, $u_0=0$ 。此后, u_1 上升到 V_{cc} ,然后再降低,但在未到达 $V_{cc}/3$ 以前, $u_0=0$ 的状态不会改变。 u_1 下降到 $V_{cc}/3$ 时,比较器 C_1 输出为1、 C_2 输出为0,触发器置1,即Q=1、 $\overline{Q}=0$,

 $u_0=1$ 。此后, u_1 继续下降到 0,但 $u_0=1$ 的状态不会改变。

2) 主要参数计算

通过上述的分析,可以得到由 555 定时器构成的施密特触发器的上限阈值电压 $V_{\rm T+}=rac{2}{3}V_{\rm CC}$,下限阈值电压 $V_{\rm T-}=rac{V_{\rm CC}}{3}$,则回差电压 $\Delta V_{\rm T}=V_{\rm T+}-V_{\rm T-}=rac{V_{\rm CC}}{3}$ 。可见它的传输特性取决于两个参考电压。



2. 集成施密特触发器

1) 集成施密特触发器

在数字系统中,集成施密特触发器由于性能稳定,得到了广泛的应用。它有 TTL型、CMOS型两种。下面以 CMOS型 40106为例进行分析。

40106 由施密特电路、整形电路和输出电路组 成。电路的外部引脚排列如图 5-15 所示。40106 芯 片共有 14 个引脚,共有 6 个反相输出施密特触发器组成。4 为输入端, Y 为输出端。

2) 功能描述

集成施密特触发器 40106 在常温(+25°C)情况下上限、下限阈值电压 V_{τ_+} 和 V_{τ_-} 典型数值如表 5-3 所示。

表 5-3	40106	國祖电压 数18

参数名称	V _{cc} /V	典型值/V
	5	3.6
$V_{\mathrm{r}_{+}}$	10	6.8
	15	10.0
	5	1.4
$V_{\mathrm{T-}}$	10	3.2
	15	5.0



3. 施密特触发器的应用

在实际应用中, 施密特触发器可方便地把非矩形波变换为矩形波, 如三角波到方波; 可以将一个不规则的矩形波转换为规则的矩形波; 可以组成多谐振荡器, 选择幅度符合要 求的脉冲, 滤掉小幅的杂波等。验证结果符合电路的逻辑功能。

- 1) 应用举例
- 例 5-3: 利用 555 定时器实现施密特触发器,将输入正弦信号转换为矩形波。
- 2) 软件仿真

应用 Multisim 软件设计电路,并进行仿真,验证电路的正确性,结果如图 5-16、图 5-17 所示。




图 5-17 输入正弦信号转换为矩形波的仿真波形



正弦信号幅度的有效值 V_{mn} =10V,频率 f=1kHz。由仿真图可知,施密特触发器将正弦波变换成同频率的矩形波,波形分别在 $\frac{2}{3}V_{DD}$ (8V)和 $\frac{V_{DD}}{3}$ (4V)处变化。

仿真结果符合电路的逻辑功能。

5.1.4 555 定时器构成的多谐振荡器

多谐振荡器主要用于产生各种方波或时间脉冲信号。它是一种自激振荡器,在接通电源之后,不需要外加触发信号,便能自动地产生矩形脉冲波。由于矩形脉冲波中含有丰富的高次谐波分量,所以习惯上又把矩形波振荡器称为多谐振荡器。

多谐振荡器具有下列特点。

- (1) 电路工作时没有一个稳定状态,属于无稳态电路。
- (2) 电路的输出高电平和低电平的切换是自动进行的。

用 555 定时器构成的多谐振荡器电路如图 5-18(a)所示。图中,触发输入端 \overline{RR} (2)和阈值输入端 \overline{RR} (2)和阈值输入端 \overline{RR} (5)还(7)相连,同时,放电端 \overline{RR} (4)接 \overline{RR} (4)接 \overline{RR} (5)对地接 0.01 \overline{RR} 电容,起滤波作用。

1) 原理说明

多谐振荡器的工作波形如图 5-18(b)所示,工作原理如下。




图 5-18 555 定时器构成的多谐振荡器

接通 $V_{\rm cc}$ 后, $V_{\rm cc}$ 经 $R_{\rm i}$ 、 $R_{\rm i}$ 对 C充电。当 u_c 上升到 $\frac{2}{3}V_{\rm cc}$ 时, $u_{\rm o}$ =0,T 导通,C 通过 $R_{\rm i}$ 和 T 放电, u_c 下降。当 u_c 下降到 $\frac{V_{\rm cc}}{3}$ 时, $u_{\rm o}$ 又由 0 变为 1,T 截止, $V_{\rm cc}$ 又经 $R_{\rm i}$ 、 $R_{\rm i}$ 对 C 充电。如此重复上述过程,在输出端 $u_{\rm o}$ 产生了连续的矩形脉冲。

2) 主要参数计算

由以上的分析可知,多谐振荡器的第一个暂稳态的脉冲宽度 T_i ,即 u_c 从 $\frac{V_{\rm cc}}{3}$ 充电上升 到 $\frac{2}{3}V_{\rm cc}$ 所需的时间为

第5章 脉冲波形的产生与变换



$$T_1 \approx 0.7(R_1 + R_2)C$$
 (5-4)

第二个暂稳态的脉冲宽度 T_2 ,即 u_c 从 $\frac{2}{3}V_{cc}$ 放电下降到 $\frac{V_{cc}}{3}$ 所需时间为

$$T_{\gamma} \approx 0.7 R_{\gamma} C \tag{5-5}$$

因此, 多谐振荡器的振荡周期为

$$T = T_1 + T_2 = 0.7(R_1 + 2R_2)C$$
 (5-6)

所以振荡频率为

$$f\frac{1}{T} = \approx \frac{1.43}{(R_1 + 2R_2)C_1} \tag{5-7}$$

多谐振荡器所产生脉冲信号的占空比为

$$q(\%) = \frac{T_1}{T} \times 100\% = \frac{R_1 + R_2}{R_1 + 2R_2} \times 100\%$$
 (5-8)

这里, 当 R, \gg (R) 时, 占空比可以近似为 50%。

应用 555 定时器构成的自激多谐振荡器, 优点是电路简单, 频率调节方便; 缺点是频率的稳定性不是很高, 输出波形占空比调节不够灵活(若调节占空比, 则振荡周期也会改变), 且占空比只能大于 50%, 不能获得方波。

- 3) 应用举例
- 例 5-4: 利用 555 定时器实现多谐振荡器,验证前述相关工作参数。
- 4) 软件仿真

应用 Multisim 软件设计电路、并进行仿真、验证电路的正确性,结果如图 5-19、图 5-20 所示。




图 5-19 555 定时器实现多谐振荡器






图 5-20 多谐振荡器的仿真波形

多谐振荡器的第一个暂稳态的脉冲宽度不为

$$T=0.7(R+R_s)C=14\text{ms}$$
 (5-9)

第二个暂稳态的脉冲宽度 T, 为

$$T_2 = 0.7R_2C = 7 \text{ms}$$
 (5-10)

因此, 多谐振荡器的振荡周期为

$$T = T_1 + T_2 = 0.7(R_1 + 2R_2)C = 21 \text{ms}$$
 (5-11)

由仿真图可知,结果符合电路的逻辑功能

5.1.5 555 综合应用电路

在现实生活中,555 定时器有着较为广泛的应用,下面就一些常见的应用做必要的说明。

1. 相片曝光定时器

图 5-21 所示电路是用 555 单稳电路制成的相片曝光定时器,用人工启动。




图 5-21 相片曝光定时器



工作原理: 电源接通后,定时器进入稳态。此时定时电容 C_T 的电压为 V_{CT} = V_{CC} =O0 对 555 等效触发器来讲,两个输入都是高电平,即VS=O0。继电器 KA 不吸合,常开点是打开的,曝光照明灯 HL 不亮。

按开关 SB 之后,定时电容 $C_{\rm T}$ 立即放电到电压为零。于是此时 555 电路等效触发的输入成为 R=0. S=0,它的输出就成高电平,即 $V_0=1$ 。继电器 KA 吸动,常开接点闭合,曝光照明灯点亮。按钮开关按一下后立即放开,于是电源电压就通过 $R_{\rm T}$ 向电容 $C_{\rm T}$ 充电,暂稳态开始。当电容 $C_{\rm T}$ 上的电压升到 $\frac{2}{3}V_{\rm CC}$,即 4V 时,定时时间己到,555 等效电路触发器的输入为 R=1、S=1,于是输出又翻转成低电平,即 $V_0=0$,继电器 KA 释放,曝光灯 HL 熄灭,暂稳态结束,又恢复到稳态。曝光时间计算公式为

$$t_{\rm w} \approx 1.1RC$$
 (5-12)

本电路提供参数的延时时间为 $1s\sim2min$,可由电位器 R_s 调整和设置。

电路中的继电器必须选用吸合电流不大于 30mA 的产品, 并应根据负载(HL)的容量大 小选择继电器触点容量。

2. 555 触摸定时开关

如图 5-22 所示,这里的 555 定时器集成电路连接成了一个单稳态电路。平时由于触摸片 P 端无感应电压,电容 C_1 通过 555 第 7 脚放电完毕,第 3 脚输出为低电平,继电器 KS 释放,电灯不亮。




图 5-22 555 触摸定时开关

当需要开灯时,触碰一下金属片 P,人体感应的杂波信号电压由 C,加至 555 的触发端,使 555 的输出由低变成高电平,继电器 KS 吸合,电灯点亮。同时,555 第 7 脚内部截止,电源便通过 R,给 C₁ 充电,这就是定时的开始。

当电容 C_1 上电压上升至电源电压的 $\frac{2}{3}$ 时,555 第 7 脚道通使 C_1 放电,使第 3 脚输出由高电平变回到低电平,继电器释放,电灯熄灭,定时结束。

定时计算公式为 t_w $\approx 1.1RC$,即由 R_i 、 C_i 决定时长。按图中所标数值,可以计算得定时时间约为 4min。D.可选用 1N4148 或 1N4001。



3. 防盗报警电路

图 5-23 所示为一个由 555 定时器构成的防盗报警电路, a、b 两端被一条细铜丝接通,




图 5-23 防盗报警电路

此铜丝置于盗窃者必经之路, 当盗窃者闯入 室内将铜丝碰断后, 扬声器即发出报警声。 请读者自己思考本报警电路的工作原理。

4. 模拟声响电路

555 构成的模拟声响电路如图 5-24 所 示,图中将振荡器 I 的输出电压 u。 接到振荡 器 II 中 555 定时器的复位端(4 脚), 当 u_{ol} 为 高电平时振荡器 II 振荡, 为低电平时 555 定 时器复位,振荡器 [[停止振荡,具体波形变 化如图 5-25 所示。



5. 用 555 组成的占空比可调多谐振荡器

如图 5-26 所示电路,由于电路中二极管 D_1 、 D_2 的单向导电特性,使电容 C 结束放电, 调节电位器,就可以调节多谐振荡器的占空比。




图 5-26 占空比可调多谐振荡器



图中 V_{CC} 通过 R_A 、 D_i 向电容充电, 充电时间为

$$t_{\rm PH} \approx 0.7 R_{\rm A} C \tag{5-13}$$

电容 C 通过 D_1 、 R_B 及 555 中的三极管 T 放电, 放电时间为

$$t_{\text{pl}} \approx 0.7 R_{\text{B}} C$$
 (5-14)

因此,振荡频率为

$$f = \frac{1}{t_{\text{pu}} + t_{\text{pl}}} = \frac{1.43}{(R_{\text{A}} + R_{\text{B}})C}$$
 (5-15)

电路输出波形的占空比为

$$q(\%) = \frac{R_{A}}{R_{A} + R_{B}} \times 100\% \tag{5-16}$$

问题思考

- 1. 分析如图 5-27 所示 555 组成的应用电路。
- (1) 简述电路组成及工作原理(提示:可以先说明两个555 定时器分别组成了什么电路,再说明从开关 S 的动作和扬声器响否的过程)。
 - (2) 两个 555 的 5 脚为什么都要通过 0.01µF 的电容接地?
- (3) 若要求扬声器在开关 S 按下后以 1.2kHz 的频率持续响 10s, 试确定途中 R_1 、 R_2 的 阳值(要求详细写出计算过程)。




图 5-27 555 组成的应用电路

- 2. 由 555 构成的频率可调而脉宽不变的方波发生器如图 5-28 所示。
- (1) 图中二极管 D 在电路中的作用是什么?
- (2) 频率可调范围是多少? 电路中调节哪个器件可以改变多谐振荡器的输出频率?
- (2) 频率可调氾固定多少; 电路中调下频。(3) 555(0)和 555(1)分别构成了什么电路?
- (4) 分别写出电路输出脉宽和频率的表达式。
- (5) 为什么说这个方波发生器输出的矩形波的脉宽是不变的?
- 3. 用 555 集成定时器组成的多谐振荡器如图 5-29 所示,各元件参数为 R_i = R_2 =10k Ω , R_w =100k Ω , C_i =22 μ F 、 C_i =0.01 μ F 。
- (1) 调可变电位器 $R_{\rm w}$,观察输出电压 $V_{\rm O}$ 波形的变化,画出在 $R_{\rm w}$ =0、 $R_{\rm w}$ =100k Ω 时所观察到的波形图。

实用数字电子技术

(2) 计算和测量当 $R_{\rm w}$ =0 和 $R_{\rm w}$ =100k Ω 时 $t_{\rm PH}$ 、 $t_{\rm PL}$ 、T、q(%)的最大值和最小值,说明该电路所能产生时钟脉冲信号的最小与最大占空比。




图 5-28 555 组成的方波发生器




图 5-29 555 组成的多谐振荡器

5.2 晶振及其应用

为了获得稳定性高的振荡信号,目前常用的是石英晶体振荡器。石英晶体振荡器简称 为晶振、石英晶体或晶体,是高精度和高稳定度的振荡器。它能产生标准且稳定的频率, 因此被广泛应用于现代电子产品上、如时钟、遥控器、音响、彩电和计算机等的各类振荡 电路中。

1. 晶振的基本工作原理

晶振是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件,它的基本构成大致是:从一块石英晶体上按一定方位角切下薄片(简称为晶片,可以是正方形、矩形或圆形等),在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一条引线接到管脚上,再加上封装外壳就构成了晶振,其产品一般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的,外形如图 5-30 所示。

所谓压电效应就是指若在石英晶体的两个电极上加一个电场,晶片就会产生机械变形,反之,若在晶片的两侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理



图 5-30 部分晶振的外形

现象称为压电效应。如果在晶片的两极上加上交变电压,晶片就会产生机械振动,同时晶片的机械振动又会产生交变电场。在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一个特定值时,振幅会明显电谐振,它与LC回路的谐振现象十分相似。晶振的谐振频率与晶片的切割方式、几何形状、尺寸等有关。石英晶体的物理

第5章 脉冲波形的产生与变换



性能和化学性能是十分稳定的,它的尺寸受外界条件如温度、湿度等的影响很小。

晶振具有很高的标准性,它的串联谐振频率 f_0 主要取决于晶片的尺寸且频率振荡基本 不受外界不稳定因素的影响;同时它具有非常高的 Q 值可达几万到几百万,维持振荡频率 稳定不变的能力极强。石英晶体的符号和石英晶体电抗频率特性如图 5-31 所示。




图 5-31 石英晶体的符号和石英晶体电抗频率特性

2. 晶振的主要参数

晶振的主要参数有标称频率、负载电容、频率精度和频率稳定度等。

标称频率:不同的晶振标称频率不同,标称频率大都标明在晶振外壳上。如常用普通晶振标称频率有 32.768kHz、48kHz、500kHz、503.5kHz 和 1~40.50MHz 等,对于特殊要求的晶振频率可达到 1000MHz 以上,也有的没有标称频率,如 CRB、ZTB、Ja 等系列。

负载电容:指晶振的两条引线连接 IC 块内部及外部所有有效电容之和,可看作晶振片在电路中的串接电容。负载频率的不同决定了振荡器的振荡频率不同。另外,标称频率相同的晶振,负载电容不一定相同,这是因为石英晶体振荡器有两个谐振频率,一个是串联谐振晶振的低负载电容晶振,而另一个为井联谐振晶振的高负载电容晶振,所以标称频率相同的晶振互换时还必须要求负载电容一致,不能贸然互换,否则会造成电器工作不正常。

频率精度和频率稳定度:由于普通晶振的性能基本都能达到一般电器的要求,对于高档设备还需要有一定的频率精度和频率稳定度。频率精度从10⁻¹量级到10⁻¹⁰量级不等,而稳定度是从±1到±100ppm不等,这要根据具体的设备需要而选择合适的晶振,如通信网络、无线数据传输等系统就需要更高要求的石英晶体振荡器。

晶振的参数决定了晶振的品质和性能。在实际应用中要根据具体要求选择适当的晶振,因不同性能的晶振价格不同,要求越高价格也越昂贵,一般选择只要满足要求即可。

3. 晶振的命名方法

晶振通常是根据其外壳形状和材料、石英片切型和性能及外型尺寸来命名的,具体命名方法如表 5-4 所示。

	外壳形状和材料		石英片切型		性能及外型尺寸
J	金属壳	A	AT 切割	5	矩形壳

表 5-4 品振的命名方法

9	卜壳形状和材料		石英片切型 性能及外型尺寸		性能及外型尺寸
S	塑料壳	В	BT 切割	8	矩形壳
В	玻璃壳	C	CT 切割	1	圈型壳
		D	DT 切割		
		E	ET 切割		
		F	FT 切割		

4. 晶振组成的多谐振荡器电路

常见的利用晶振组成的多谐振荡器电路如图 5-32 所示。




图 5-32 晶振组成的多谐振荡器电路

在图 5-32 中,并联在两个反相器输入输出间的电阻 R_c 的作用是使反相器工作在线性 放大区。 R_c 的阻值选取:对 TTL 门电路通常是在 $0.7\sim2$ kΩ之间;对于 CMOS 门则常在 $10\sim100$ MΩ之间。电路中 G_c 和 G_c 间的电容用于两个反相器间的耦合,它的取值应使 C 在频率为 f_c 时的容抗可以忽略不计;而晶振与 G_c 间的电容的作用是抑制高次谐波,以保证稳定的频率输出,它的选择应使 $2\pi R_F f_o \approx 1(f_o$ 为晶振的串联谐振频率),以减少谐振信号的损失。

注意: 晶振组成的多谐振荡器电路的振荡频率、周期仅取决于晶振的串联谐振频率 f_0 ,而与电路中的 R、C 值无关。

5. 晶振的应用——1Hz 脉冲的产生

1Hz 脉冲在数字电路设计中经常会被用到,下面结合如何应用晶振产生 1Hz 脉冲的实现过程来说明晶振的应用,这里采用常见的频率为 32.768kHz 晶振。

基本实现思路: 使 32.768kHz 晶振与 CD4060 组合使用,经 2^{14} 次分頻后得到 2Hz,然后再经过 2 分频后得到 1Hz 时钟脉冲。

CD4060 是 14 位二进制串行计数器,它由非门组成的振荡器和 14 级二进制计数器组成,外接的振荡电路可以作为时钟源。电路的外部引脚排列如图 5-33 所示,主要引脚功能如表 5-5 所示。CD4060 芯片共有 16 个引脚,第 12 脚 R_0 为异步清零端,高电平时,所有输出为低电平,并禁止振荡器工作;第 11 脚 \overline{CP} 1 为时钟输入端,下降沿计数;第 9 脚 CP0 为时钟输出端;第 10 脚 \overline{CP} 0 为反向时钟输出端;输出端 Q_4 、 Q_5 、 Q_6 、 Q_7 、 Q_8 、 Q_9 、Q






图 5-33 CD4060 引脚排列

表 5-5 CD4060 主要引脚功能

引脚		功能	
CP1	时钟输入端,下降沿计数	X	
CP0	时钟输出端	J.K.	
CP0	反向时钟输出端		
$R_{\scriptscriptstyle m D}$	清零端,为异步清零		

- 32.768kHz 晶振与 CD4060 组合使用的电路如图 5-34 所示,这样 Q_4 ,脚可以获得 2Hz 的时钟脉冲,再利用触发器构成的 2 分频电路将 2Hz 分频得到 1Hz 信号即可。
- 2 分频在此可以充分利用 T' 触发器的翻转功能来实现,如应用 JK 触发器构成一个 T' 触发器,如图 5-35 所示。




图 5-34 晶振作为时钟源及经 14 次方分频后的结果

图 5-35 JK 触发器构成 2 分频

问题思考

- 1. 查找 CD4060 芯片的有关资料,说明如何从图 5-34 电路中获取 4Hz、8Hz 和 16Hz的时钟脉冲。
- 2. 利用晶振获得 IHz 时钟信号的方法还有很多,尤其是在 CPLD 或 FPGA 应用设计中。结合所学知识,试给出另外一种得到 IHz 时钟信号的方法,要求给出仿真结果(提示:用 50MHz、37MHz 或其他晶振来编程分频)。
 - 3. 32.768kHz 晶振如何用 VHDL 语言分频成 1Hz 的时钟信号?




小 结

- 1. 了解 555 定时器基本结构,熟悉相关引脚功能。
- 555 定时器的应用:单稳态触发器、施密特触发器和多谐振荡器等的电路结构;相 关参数的计算。
 - 3.555 定时器的综合应用分析。
 - 4. 晶振的工作原理, 硬件分频和软件分频实现。
 - 5. 集成芯片 74121、CD4060 和 CD40106。
- 6. 1Hz 脉冲可以由 555 定时器构成的多谐振荡器、32.768kHz 晶振硬件分频和其他晶振经软件分频等方法获得。


习 题

1. 题图 5-1 所示电路是用两个 555 芯片构成的脉冲发生器,试画出 Y_1 和 Y_2 两处的输出波形,并标注主要参数(参数只需估算即可)。



题图 5-1


- 2. 题图 5-2 所示为由 555 定时器构成的单稳态触发器及输入 v₁的波形, 求:
- (1) 输出信号 ν_0 的脉冲宽度 T_w 。
- (2) 对应 v_1 画出 v_c 、 v_0 的波形,并标明波形幅度。



题图 5-2




- 3. 由 555 定时器组成的多谐振荡器如题图 5-3 所示,已知 $V_{\rm DD}$ =12V 、C=0.1 μ F 、 $R_{\rm i}$ =15k Ω 、 $R_{\rm i}$ =22k Ω 。试求:
 - (1) 多谐振荡器的振荡周期。
 - (2) 画出的 vc 和 vo 波形。





题图 5-3


- 4. 由 555 定时器、3 位二进制加计数器、理想运算放大器 A 构成如题图 5-4 所示电路。设计数器初始状态为 000,且输出低电平 $V_{\rm OL}=0$ V,输出高电平 $V_{\rm OH}=3.2$ V, $R_{\rm D}$ 为异步清零端,高电平有效。
 - (1) 说明虚框①、②各构成什么功能电路?
 - (2) 虚框③构成几进制计器?
 - (3) 对应 CP 画出 vo 波形, 并标出电压值。




题图 5-4

- 5. 用集成芯片 555 构成的施密特触发器电路及输入波形 v. 如题图 5-5 所示, 要求:
- (1) 求出该施密特触发器的阈值电压 V_{T+} 、 V_{T-} 。
- (2) 画出输出 v。的波形。








题图 5-5

- 6. 用集成定时器 555 构成的电路及可产生的波形如题图 5-6(a)、(b)所示, 试回答:
- (1) 该电路的名称。
- (2) 指出题图 5-6(b)中 vc 波形是 1~8 引脚中哪个引脚上的电压波形?
- (3) 求出矩形波的宽度 t_w 。




题图 5-6

- 7. 题图 5-7 所示为简易门铃电路,设电路中元器件参数合适, $R\gg R_{\rm l}$,S 为门铃按钮,当按按钮后,门铃可响一段时间。
 - (1) 电路"I"的名称。
 - (2) 分析电路"Ⅱ"在门铃电路中的作用。
 - (3) 若要调高铃声的音调,则应如何调节?
 - (4) 若要延长门铃响的时间,则应如何调节?
 - 8. 由集成定时器 555 构成的电路如题图 5-8 所示,请回答下列问题。
 - (1) 构成电路的名称。
 - (2) 画出电路中 A、B 两点对应的波形。
 - (定时器 555 个管脚名称: 1 脚——接地: 2 脚——触发输入: 3 脚——输出端: 4 脚——


第5章 脉冲波形的产生与变换



复位端; 5 脚——控制电压; 6 脚——阈值输入; 7 脚——放电端; 8 脚——电源)




- 9. 由集成定时器 555 构成的施密特电路如题图 5-9(a)所示。
- (1) 求出V_{T+}、V_T-和ΔV_T;
- (2) 根据输入波形 v_1 (如题图 5-9(b)所示)画出其输出波形 v_0 。



题图 5-9



- 10. 用 555 定时器构成的电路如题图 5-10 所示。
- (1) 555(0)和 555(1)分别构成了什么电路?
- (2) 要求扬声器在开关 S 按下后以 1.3kHz 的频率持续响 10s, 试求 R 的阻值。
- (3) 要求扬声器在开关 S 按下后以 1.2kHz 的频率持续响 15s,试求 R, 的阻值。



题图 5-10

- 11. 题图 5-11(a)所示为 555 定时器应用电路, 已知恒流源的 I=2mA, $C=1\mu F$ 。
- (1) 试说明电路的功能。
- (2) 当 ν_1 输入一个负脉冲后,在题图 5- Π_1 (b)的基础上画出电容电压 ν_c 和 555 输出信号 ν_a 的波形。
 - (3) 试推导并计算电容 C 的充电时间。




题图 5-11

- 12. CMOS 集成定时器 555 组成的电路如图 5-12 所示, 试问:
- (1) 电路实现哪种逻辑功能?
- (2) 定性画出电源合上后输出电压波形(设输入v,低电平宽度足够窄)。
- 13. 由两个 555 定时器连接成的延迟报警电路如题图 5-13 所示,当开关 S 断开后,经过一定的延迟时间后扬声器开始发出声音,若在延迟时间内 S 重新闭合,则扬声器不会发出声音。图中 G1 为 CMOS 反相器,输出的高、低电平分别约为 12V 和 0V。请回答下列问题:
 - (1) 555(1)和 555(2)各构成了什么电路?


第5章 脉冲波形的产生与变换



(2) 试求出延迟时间的具体数值,以及扬声器发出声音的频率。




- 14. 由集成定时器 555 的电路如题图 5-14 所示,请回答下列问题:
- (1) 构成电路的名称。
- (2) 已知输入信号波形 ν_{I} , 画出电路中 ν_{O} 的波形(标明 ν_{O} 波形的脉冲宽度)。



题图 5-14



- 15. 由集成定时器 555 构成的电路如题图 5-15 所示,请回答下列问题:
- (1) 构成电路的名称。
- (2) 画出电路中 A、B 的波形(标明各波形电压幅度、B 波形的周期)。



第6章

存储器与可编程逻辑器件

教 学 目 标 ___

本章内容主要是以数字电路的编程实现角度为切入点。主体讲解存储器和可编程逻辑器件的发展历程等,为后续学习中更好地领会当前流行的基于 FPGA 的数字系统设计实现打下基础。

通过本章的学习,理解半导体存储器 RAM 和 ROM 的工作原理、存储器容量扩展方法等;了解简单 PLD(包括 PROM、PLA、PAL和 GAL)、复杂 PLD(CPLD、FPGA)的结构 原理: 熟悉简单可编程逻辑器件实现的组合电路和时序电路的逻辑功能的方法。

教 学 要 求

知识要点	能力要求	相关知识
RAM 和 ROM	(1) 熟悉 RAM 和 ROM 的发展历史 (2) 理解存储器扩展的基本方法	(1) RAM (2) ROM (3) 存储器的扩展
可编程逻辑器件	(1) 熟悉各类 PLD 的基本结构(2) 理解部分 PLD 的应用(3) 熟悉 FPGA 的应用设计	(1) 简单 PLD (2) 复杂 PLD





可以想象,使用数以百计的逻辑 IC 来实现复杂的逻辑电路是十分困难的。除了要满足所有的逻辑功能外,还需占用大量的印制电路板空间,很多情况下 4 逻辑门或 6 逻辑门 IC 中仅有一个或两个逻辑门被使用。因此,"可编程逻辑"的概念应运而生。这是一种不需要使用 7400 或 4000 系列 IC 而直接实现逻辑电路设计的方法。用户可以购买多种可自行设计的、能够实现特定逻辑功能的 IC, 这种芯片称为可编程逻辑器件(Programmable Logic Device, PLD)。

本章主要学习目前应用较多、发展较为迅速的两类大规模集成电路:半导体存储器和可编程逻辑器件。半导体存储器方面内容主要包括 RAM 和 ROM 的工作原理、存储器容量扩展方法等;可编程逻辑器件方面内容包括简单 PLD(包括 PROM、PLA、PAL 和 GAL)、复杂 PLD(CPLD、FPGA)和 FPGA 芯片应用等。

6.1 RAM和ROM

半导体存储器是用于存储大量二进制信息的半导体器件,是数字系统特别是计算机系统中不可缺少的重要组成部分。半导体存储器由大量存储单元组成,每个存储单元可以存放一位二进制代码"0"或"1",称为位。一个或若干个存储单元构成一个字(Word)。

按照数据存取方式不同,半导体存储器可分为只读存储器(Read-Only Memory, ROM) 和随机存取存储器(Random Access Memory, RAM)两大类,按照器件类型分,有双极型和场效应型两大类。双极型速度快,但功耗大,般用于大型超高速计算机中,场效应型速度相对较低,但功耗很小,集成度高,在大规模集成电路中采用较多。半导体存储器的分类如图 6-1 所示。




图 6-1 半导体存储器的分类



对于 ROM 来说,其中存储的内容一旦写入(即将数据存入存储器),在工作过程中就不会改变,断电后数据也不会丢失,所以 ROM 也称为固定存储器;RAM 中存储的数据可以在工作过程中,根据需要随时写入和读出,断电后数据就会丢失,所以 RAM 也称为随机读写存储器。

6.1.1 RAM

RAM 指的是可以从任意选定的单元读出数据,或将数据写入任意选定的存储单元。它的优点是读写方便,使用灵活;缺点是掉电丢失信息。

按照工作方式不同,RAM 可以分为静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)两类。

SRAM 的记忆单元是具有两种稳定状态的触发器,以其中一个状态表示"1",另一个状态表示"0"。SRAM 的读写次数不影响其寿命,可无限次读写。当保持 SRAM 的电源 供给的情况下,其内容不会丢失。但如果断开 SRAM 的电源,其内容将全部丢失。SRAM 速度非常快,是目前读写最快的存储设备,但是也非常昂贵,所以只在要求很苛刻的地方 使用 如 CPU 的一级缓冲、二级缓冲; SRAM 存储单元所用的元件数目较多,功耗大,集成度低。

DRAM 存储单元克服了上述 SRAM 的缺点。它是利用 MOS 管的栅极电容可以存储电荷的原理制成的。早期的动态存储单元为 4 管和 3 管电路,但这种电路不够简单,不利于提高集成度,目前应用广泛的是单管电路,虽然外围电路较复杂,但集成度可提高。DRAM 与 SRAM 相比较,结构简单、集成度高、功耗低,但外围电路复杂,速度较慢,需要定期刷新。

RAM 的基本结构如图 6-2 所示,I/O 端画双箭头是因为数据即可由此端口读出,也可写入。




图 6-2 RAM 的基本结构

对照图 6-2, 从存储矩阵、地址译码器和读写控制电路 3 方面对 RAM 做必要的说明。 1. 存储矩阵

共有 2^8 (256)行× 2^4 (16)列共 2^{12} (4096)个信息单元(即字),每个信息单元有 k 位二进制



数(1 或 0),存储器中存储单元的数量称为存储容量(字数×位数 k)。存储容量也习惯以 K(1K = 1024)为单位来表示,如 1K×4、2K×8 和 64K×1 存储器,其容量分别是 1024×4 位、 2048×8 位和 65536×1 位。

2. 地址译码器


地址译码器的作用是将输入的地址代码译成相应的控制信号,利用该控制信号从存储 矩阵中把指定的单元选出,并把其中的数据送到输出缓冲器。

在图 6-2 中, 行地址译码器输入 8 位行地址码, 输出 256 条行选择线(用 X 表示); 列地址译码器输入 4 位列地址码, 输出 16 条列选择线(用 Y 表示)。

3. 读写控制电路

对图 6-2 中的 R/\overline{W} 端: 当 $R/\overline{W}=0$ 时,进行写入(Write)数据操作: 当 $R/\overline{W}=1$ 时,进行读出(Read)数据操作。

RAM 存储矩阵的示意图如图 6-3 所示。如果 $X_0 = Y_0 = 1$,则选中第一个信息单元的 4 个存储单元,可以对这 4 个存储单元进行读出或写入。



6.1.2 ROM

ROM 分为固定 ROM(掩模 ROM)和可编程 ROM(PROM)。ROM 的电路结构主要由地址译码器、存储矩阵和输出缓冲器 3 部分组成,其结构如图 6-4 所示。

存储矩阵是存放信息的主体,它由许多存储单元排列组成。地址译码器有n条地址输入线 $A_0 \sim A_{s-1}$, 2n条译码输出线 $W_0 \sim W_{s-1}$, 每一条译码输出线 W_i 称为"字线",它与存储矩阵中的一个"字"相对应。因此,每当给定一组输入地址时,译码器只有一条输出字线 W_i 被选中,该字线可以在存储矩阵中找到一个相应的"字",并将字中的m位信息 $D_{m-1} \sim D_0$ 送至输出缓冲器。读出 $D_{m-1} \sim D_0$ 的每条数据输出线 D_i 也称为"位线",每个字中信息的位数称为"字长"。

固定 ROM 在制造时,由生产厂家利用掩模技术直接把数据写入存储器,ROM 制造完成后,其中的数据固定,即存储器中的内容用户不能改变只能读出。这类存储器结构简单、集成度高、价格便宜,一般大批量生产。

第6章 存储器与可编程逻辑器件






图 6-4 ROM 的电路结构

可编程 ROM 包括一次可编程只读存储器(Programmable ROM, PROM)、可擦除的可编程只读存储器(Eraser Programmable ROM, EPROM)、电可擦除的可编程只读存储器 (Electrically Erasable Programmable ROM, E²PROM)以及闪速存储器等。其中,E²PROM 由于能以电信号擦除数据,并且可以对单个存储单元擦除和写入(编程),因此使用十分方便,并可以实现在系统中的擦除和写入。闪速存储器是新型非易失性存储器,它与 EPROM 的一个区别是 EPROM 可按字节擦除和写入,而闪速存储器只能分块进行电擦除。闪速存储器结合了 ROM 和 RAM 的长处,不仅具备电子可擦出可编程的性能,断电时还不会丢失数据,同时可以快速读取数据(NVRAM 的优势),闪存盘和 MP3 中用的就是这种存储器。

二极管 ROM 和字的读出方法分别如图 6-5 和图 6-6 所示。




图 6-5 二极管 ROM

图 6-6 字的读出方法



在对应的存储单元内存入的是1还是0是由接入或不接入相应的二极管来决定的。

6.1.3 半导体存储器的性能指标

半导体存储器的指标是正确选择存储器的基本依据,主要包括存储容量、存取时间、 功耗、可靠性以及价格等。

1. 存储容量

存储容量是指半导体存储器芯片上能存储的二进制数的位数。存储容量越大,说明它 能存储的信息就越多。存储容量是半导体存储器的重要性能指标,通常用存储器芯片所能 存储的字数和字长的乘积来表示,即

存储容量=字数×字长

例如,容量为 1024×1 的芯片,则该芯片上有 1024 个存储单元,每个单元内可存储 一位二进制数;又如,存储容量为 256×4 的存储芯片表示它有 1024 个存储单元。

在微机中,信息的存放都是以字节为单位的,所以往往用字节来表示存储器的容量。一个字节(Byte)包括 8 个二进制位,能存放 8 个二进制信息。例如,某半导体存储器的存储容量为 1KB(1KB=1024B),则表明该存储器有 1024 个存储单元,每个单元可以存放一个字节的信息(8 位二进制信息)。当然,存储器的单位还有 MB、GB 和 TB,它们之间的换算关系为 1TB=1024GB,1GB=1024MB,1MB=1024KB。

2. 存取时间

半导体存储器的存取时间指的是:微处理器从其中读取或写入一个数所需要的时间,亦称为读写周期,即存储器从接收到微处理器送来的地址,到微处理器从该地址读取或写入一个数据所需要的时间。存取时间越短,其运行速度就越快。半导体存储器的存取时间一般以 ns 为单位。存储器芯片的手册中一般会给出典型的存取时间或最大时间。在芯片外壳上标注的型号往往也给出了时间参数,如2732A-20表示该芯片的存取时间为20ns。

3. 功耗

半导体存储器的功耗指的是其正常工作时所消耗的电功率。半导体存储器的功耗可分 为工作功耗和维持功耗。工作功耗是指存储器芯片被选中进行读写操作时的功耗,维持功 耗是指存储器芯片未被选中而仅仅维持已存储信息时的功耗。存储器的功耗与存取速度有 关,一般存取速度越快,功耗也就越大。

4. 可靠性

半导体存储器的可靠性指的是它对周围电磁场、温度、湿度等的抗干扰能力。由于存储器常采用 VLSI 工艺制成,故它的可靠性通常较高,寿命比较长,平均无故障时间可达几千小时以上。



5. 价格

价格也是半导体存储器的一个重要指标。一般地,在满足系统要求的前提下,尽可能 选择低价位的半导体存储器芯片,以便节约成本。不过目前半导体存储器降价非常快,以 闪存盘(内部为闪速存储器)为例,容量为2GB的闪存盘现在价格很低廉。

在实际中,半导体存储器需根据不同的要求和应用场合来选择,重点考虑某个或某几 个指标。例如,如果需要存储大量信息,则首先要考虑的指标可能是存储器的容量,其他 的指标是次要考虑因素;如果是应用在电池供电的便携式仅器中,则首先需要考虑的指标 可能是存储器的功耗;如果应用在对实时监测与控制系统中,则首先需要考虑的指标可能 是存取时间。

例 6-1: 试用 2716EPROM 设计一个驱动共阴极 8 段字符显示器的显示译码器。

解:根据题目要求可知,该显示译码器是一个输入变量为 4、输出变量为 8 的组合逻辑电路,2716EPROM 是 2K×8 位的 EPROM 芯片,共有 11 条地址线(即 $A_0 \sim A_0$)、8 条数据线(即 $D_7 \sim D_0$)。显示译码器的 BCD 码输入 D、C、B、A 分别接 2716EPROM 的 A_3 、 A_2 、 A_4 、 A_6 ,译码输出 a、b、c、d e e f、g h 分别接 2716EPROM 的 D_0 、 D_1 、 D_2 、 D_3 、 D_4 、 D_5 、 D_6 、 D_7 ,2716EPROM 的多余高位地址线 $A_0 \sim A_4$ 都接低电平,即在前 16 个地址上储存显示译码数据,而其他地址单元的数据可任意。用 2716EPROM 构成的 8 段显示译码器电路如图 6-7 所示。




图 6-7 用 2716EPROM 构成的 8 段显示译码器电路

例 6-2: 用 2716 实现 8 种波形发生器电路。

解:将一个周期的三角波等分为 256 份,取得每一点的函数值并按 8 位二进制进行编码,产生 256 字节的数据。用同样的方法还可得到锯齿波、正弦波、阶梯波等不同的 8 种波形的数据,并将这 8 组数据共 2048 字节写入 2716。电路如图 6-8 所示。

图中, S_1 、 S_2 为波形选择开关。两个 16 进制计数器在 CP 脉冲的作用下, 从 00H~



FFH 不断做周期性的计数,则相应波形的编码数据便依次出现在数据线 $D_0 \sim D_1$ 上,经 D/A 转换后便可在输出端得到相应波形的模拟电压输出波形。8 种波形及存储器地址空间分配 情况如表 6-1 所示。




图 6-8 用 2716EPROM 实现 8 种波形发生器电路

表 6-1 8 种波形及存储器地址空间分配情况

S ₃ S ₂ S ₁	波形	$A_{10} \sim A_{0}$
000	正弦波	000H∼0FFH
001	锯齿波	000H∼0FFH
010	三角波	000H~0FFH
111	锯齿波	000H∼0FFH

下面以三角波为例说明其实现方法。

三角波如图 6-9 所示,在图中取 256 个值来代表波形的变化情况。水平方向的 257 个点顺序取值,按照二进制送入 2716EPROM(2K×8 位)的地址端 A_0 ~ A_1 ,地址译码器的输出 为 256 个(最末一位既是此周期的结束,又是下一周期的开始)。由于 2716 是 8 位的,所以 要将垂直方向的取值转换成 8 位二进制数。

将这 255 个二进制数通过用户编程的方法,写入对应的存储单元,如表 6-2 所示,将 2716 的高 3 位地址 A_0 A_0 A_0 取为 0,则该三角波占用的地址空间为 000H~0FFH,共 256 个。






图 6-9 三角波细分图

表 6-2 三角波存储表

十进制数	二进制数 A ₁₀ ~A ₀	存储单元内容 $D_7{\sim}D_0$
0	000 0000 0000	0000 0000
1	000 0000 0001	0000 0010
	📈	
254	000 1111 1110	0000 0100
255	000 1111 1111	0000 0010
0	000 0000 0000	0000 0000

6.1.4 存储器的扩展

1. 位扩展

位扩展(即字长扩展)就是将多片存储器经适当的连接,组成位数增多、字数不变的存储器。方法是用同一地址信号控制 n 个相同字数的 RAM。

例 6-3: 将 256×1 的 RAM 扩展为 256×8 的 RAM。

解: $N=\frac{^{\wedge}$ 总存储容量 $-256\times8=8$,将 8 块 256×1 的 RAM 的所有地址线和 CS(片选线)分别对应并连接在一起,而每一个芯片的位输出作为整个 RAM 输出的一位。结果如图 6-10 所示。




图 6-10 将 256×1 的 RAM 扩展为 256×8 的 RAM

2. 字扩展

字扩展是指将多片存储器经适当的连接,组成字数更多,而位数不变的存储器。



例 6-4: 将 1024×8 的 RAM 扩展为 4096×8 的 RAM。

解:共需 4 个 1024×8 的 RAM 芯片。 1024×8 的 RAM 有 10 条地址输入线 $A_0 \sim A_0$,4096 $\times 8$ 的 RAM 有 12 条地址输入线 $A_1 \sim A_0$,选用 2 线 4 线 译码器,将输入接高位地址 A_1 ,4.,输出分别控制 4 个 RAM 的片选端,结果如图 6-11 所示。




图 6-11 由 1024×8 的 RAM 扩展为 4096×8 的 RAM

6.2 可编程逻辑器件

为了清晰说明 PLD 的优点,可先用标准逻辑器件构造一个电路,然后用可编程逻辑器件构造相同的电路,最后比较一下这两种构造方法的区别。

例如,图 6-12(b)表示一个应用,其中连接了 2 个非门、4 个与门或 4 个或门,实现了图 6-12(a)中真值表所描述的逻辑。2 个非门和 4 个与门构成一个四选一译码器。

这个译码器根据加在输入 A 和 B 上的二进制值,仅使它的 4 个输入之一为高电平。当 AB=00 时,与门 0 的输出为高电平,又因为或门 0 和 1 的输入存在连线,所以输出将是 $O_1O_2O_2$ =0011。

根据图 6-12(a)中的真值表的第 2 行,当 AB=01 时,与门 1 的输出是高电平,又因为或门 2 和 3 的输入存在连线,所以输出将是 $Q_1Q_2Q_3$ =1100; 当 AB=10 时,与门 2 的输出是高电平,而输出为 0001; 当 AB=11 时,与门 3 的输出是高电平,而输出为 0100。

图 6-12(c)说明了在面包板上构造的该电路。

而通过使用个人计算机、EDA 软件和可编程逻辑器件,很容易构造出数字电路原型。

图 6-13(a)和(b)所示为与图 6-12 相同的真值表和应用电路,但这里用可编程逻辑器件来构造该电路,如图 6-13(c)所示。

该 PLD 包含大量的逻辑门及互连器件,并且全部封装在一个 IC 中。



我们可以在个人计算机上运用文本编辑器以硬件描述语言(Hardware Description Language, HDL)编写逻辑程序或者用原理图编辑器(Schematic Editor)画出逻辑电路。然后,通过 EDA 软件编译 HDL 或原理图,以建立相应的逻辑电路,实现最初的 HDL 或原理图中规定的行为。对该电路的运算进行仿真,确保它实现了规定的功能。如果电路仿真取得成功,就可以通过个人计算机的并口或者 USB 接口把设计下载到 PLD 上。




图 6-12 使用标准逻辑器件构造电路

上述两个例子充分说明了应用可编程逻辑器件进行数字电路设计的优点。

- 一般说来, PLD 器件可以分为以下几类。
- (1) 可编程只读存储器(PROM)。
- (2) 可编程逻辑阵列(PLA)。
- (3) 可编程阵列逻辑(PAL)。
- (4) 通用阵列逻辑(GAL)。
- (5) 高密度可编程逻辑器件(CPLD、FPGA)。



(6) 在系统可编程逻辑器件(ISP-PLD)。




图 6-13 使用可编程逻辑器件构造电路

典型的 PLD 由一个"与"门和一个"或"门阵列组成,而任意一个组合逻辑都可以用"与-或"表达式来描述,所以,PLD 能以乘积和的形式完成大量的组合逻辑功能。PLD 基本结构如图 6-14(a)所示,PLD 电路图示例如图 6-14(b)所示。




图 6-14 PLD 基本结构与电路图示例

以下来练习用 PLD 的实现组合逻辑电路。

第6章 存储器与可编程逻辑器件



例 6-5:由 PLA 构成逻辑电路如图 6-15 所示,试写出该电路逻辑表达式,并确定逻辑功能。

解: 写出该电路的逻辑表达式, 其逻辑为全加器电路的逻辑。

$$S_{n} = \overline{A_{n}} \cdot \overline{B_{n}} C_{n} + \overline{A_{n}} B_{n} \overline{C_{n}} + A_{n} \overline{B_{n}} \cdot \overline{C_{n}} + A_{n} B_{n} C_{n}$$

 $C_{n+1} = A_n B_n + A_n C_n + B_n C_n$

例 6-6: 分别用 PROM 和 PLA 实现逻辑函数。

$$Y = ABC + A\overline{B} = ABC + A\overline{B}C + A\overline{B}C$$

$$Y = ABC + \overline{ABC} + A\overline{BC}$$

$$Y_2 = \overline{ABC} + ABC + AB\overline{C}$$

解: (1) 使用 PROM 实现, 如图 6-16 所示。




图 6-15 由 PLA 构成的逻辑电路

图 6-16 例 6 用 PROM 实现的结果

对于大多数逻辑函数而言,并不需要使用全部最小项,以免造成浪费。

(2) 使用 PLA 实现,如图 6-17 所示。




图 6-17 例 6 用 PLA 实现的结果



6.2.1 简单 PLD

可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。

最早出现的可编程逻辑器件是 1970 年制成的 PROM,它由全译码的固定的与阵列和可编程的或阵列组成。

19 世纪 70 年代中期出现了可编程逻辑阵列(Programmable Logic Array, PLA)器件,它由可编程的与阵列和可编程的或阵列组成,虽然其阵列规模大为减少,提高了芯片的利用率,但由于编程复杂,支持 PLA 的开发软件有一定难度,因而也没有得到广泛应用。

19 世纪 70 年代末美国 MMI(Monolithic Memories Inc, 单片存储器公司)率先推出了可 编程阵列逻辑(Programmable Array Logic, PAL)器件,它由可编程的与阵列和固定的或阵 列组成,采用熔丝编程方式、双极型工艺制造,器件的工作速度很快,由于它的输出结构 种类很多,设计很灵活,因而成为第一个得到普遍应用的可编程逻辑器件。PLA 和 PAL 都属于低密度 PLD, 其结构简单,设计灵活,但规模小,难以实现复杂的逻辑功能。它们 的内部编程方式如图 6-18 所示。




图 6-18 PLD 中的 3 种与、或阵列

其中 PROM、PLA 和 PAL 它们是一次可编程的(One Time Programmable, OTP)。这就 是说,它们在 IC 内包含了专用的电路系统,使用高电压输入熔断电线交叉点处的熔体, 一旦熔体熔断,它们就保持那样的状态,因为它们只能使用一次。

20世纪80年代初Lattice公司发明了通用阵列逻辑(Generic Array Logic, GAL)器件,它在PAL的基础上进一步进行改进,采用了输出逻辑宏单元(OLMC)的形式和E2CMOS工艺结构,因而具有可擦除、可重复编程、数据可长期保存和可重新组合结构等优点,GAL比PAL使用更加灵活,它可以取代大部分SSI、MSI和PAL器件,所以在20世纪80年代得到了广泛应用,其结构如图6-19所示。






图 6-19 GAL 的结构

6.2.2 复杂 PLD

20 世纪 80 年代末,随着集成电路工艺水平的不断提高,PLD 突破了传统的单一结构,向着高密度、高速度、低功耗以及结构体系更灵活、适用范围更宽的方向发展,因而相继出现了各种不同结构的高密度 PLD。目前使用广泛的可编程逻辑器件有两类:复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)和现场可编程门阵列(Field Programmable Gate Array, FPGA)。芯片图示例如图 6-20 所示。









(b) Altera 公司 Max II 系列 CPLD

图 6-20 芯片图示例

1. 复杂可编程逻辑器件

CPLD集成了多个逻辑单元块,每个逻辑块相当于一个GAL器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源,实现它们之间的信息交换,也可以与周围的 I/O 模块相连,实现与芯片外部交换信息。

CPLD 一般是基于乘积项结构的,如 Altera 的 MAX7000、MAX3000(E²PROM 工艺)系列器件,Lattice 的 ispMACH4000、ispMACH5000 系列器件,Xilinx 的 XC9500、CoolRunner2 系列器件等都是基于乘积项的CPLD。

CPLD 的基本结构(以 MAX7000 为例,其他型号的 CPLD 与此结构相似)主要由可编程 I/O 单元、基本逻辑单元、布线池和其他辅助功能模块构成。如图 6-21 所示。




图 6-21 CPLD 的基本结构

这种 PLD 可分为 3 部分:宏单元(Maro Cell),可编程连线(PIA)和 I/O 控制块。宏单元是 PLD 的基本结构,由它来实现基本的逻辑功能,图 6-21 中黑底色部分是多个宏单元的



集合,这里没有一一画出:可编程连线负责信号传递,连接所有的宏单元: I/O 控制块负责输入输出的电气特性控制,如可以设定集电极开路输出、摆率控制、三态输出等。图 6-20 中的 INPUT/GCLK1、INPUT/GCLRn、INPUT/OE1、INPUT/OE2 是全局时钟、清零和输出使能信号,这几个信号有专用连线与 PLD 中每个宏单元相连,信号到每个宏单元的延时相同并且延时量短。

宏单元的具体结构如图 6-22 所示,左侧是乘积项阵列,实际就是一个与或阵列,每一个交叉点都是一个可编程熔体,如果导通就是实现"与"逻辑。后面的乘积项选择矩阵是一个"或"阵列。两者一起完成组合逻辑。图右侧是一个可编程 D 触发器,它的时钟、清零输入都可以编程选择,可以使用专用的全局清零和全局时钟,也可以使用内部逻辑(乘积项阵列)产生的时钟和清零。如果不需要触发器,也可以将此触发器旁路,信号直接输送给PIA 或输出到 I/O 脚。




图 6-22 宏单元结构

2. 现场可编程门阵列

FPGA 是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。FPGA 集成规模比较大,适用于时序、组合等各种逻辑电路应用场合,且兼有串、并行工作方式和高集成度、高速、高可靠性等明显的特点,其时钟延迟可达 ns 级。同时,在基于芯片的设计中可以减少芯片数量,缩小系统体积,降低能源消耗,提高系统的性能指标和可靠性。FPGA 作为专用集成电路(ASIC)领域中的一种半定制电路而出现,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA 的现场可编程技术使可编程器



件在使用上更为方便,大大减少了设计费用,降低了设计风险,所以在通信、数据处理、 网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。随着功耗和成本的 进一步降低, FPGA 还将进入更多的应用领域。FPGA 结合了微电子技术、电路技术和 EDA 技术等, 使设计者可以集中精力进行所需逻辑功能的设计, 缩短设计周期和提高设计质量。

FPGA 的生产厂家和产品种类较多,但它们的基本组成大致相同。FPGA 的基本结构 如图 6-23 所示。FPGA 采用了逻辑单元阵列(Logic Cell Array, LCA)概念,内部一般由可 配置逻辑模块(Configurable Logic Block, CLB)、可编程输入输出模块(Input/output Block, IOB)和互连资源(Interconnect Capital Resource, ICR)及一个用于存放编程数据的静态存储器组成。CLB 阵列实现用户指定的逻辑功能,它们以阵列的形式分布在 FPGA 中, IOB 为内部逻辑与器件封装引脚之间提供了可编程接口,它通常排列在芯片四周;可编程互连资源分布在 CLB 的空隙,互连资源可以编程配置在模块之间传递的信号网络,用于实现各个CLB 之间、CLB 与 IOB 之间以及全局信号与 CLB 和 IOB 之间的连接。FPGA 利用可编程查找表(LUT)实现逻辑块,本质上就是一个 RAM。目前FPGA 中多使用 4 输入的 LUT,所以每一个 LUT 可以看作一个有 4 位地址线的 16×1 位的 RAM,如图 6-24 所示。




图 6-24 LUT 的应用图例

(a) 实际逻辑电路

除了上述构成 FPGA 基本结构的 4 种资源以外,随着工艺的进步和应用系统需求的发

(b) LUT的实现方式



展,一般在 FPGA 中还可能包含以下可选资源: 存储器资源(块 RAM、分布式 RAM、ROM),数字时钟管理单元(分频/倍频、数字延迟、时钟锁定),算术运算单元(高速硬件乘法器、乘加器),多电平标准兼容高速串行的 I/O 接口,特殊功能模块(以太网等硬 IP 核),微处理器(PowerPC405 等硬处理器 IP 核)。

小 结

- 1. 存储器 RAM 和 ROM 的内部结构。
- 2. 存储器的两种不同扩展方式: 字扩展和位扩展。
- 3. SPLD 中 PROM、PLA、PAL、GAL 的相关知识。
- 4. CPLD 和 FPGA 的构造特点。
- 5. FPGA 和其他 PLD 结构上是不同的,后者均为"与或"结构。

习 是

选	译题(不定项选择)		Lik	7			
1.	PROM 和 PAL 的结	构。	11/1				
	A. PROM 与阵列固	定,不	可编程	В.	PROM 与阵列	、豆	戊 阵列均不可编程
	C. PAL 与阵列、或			D.	PAL 的与阵列	可维	
2.	PAL 是指。			VX			
	A. 可编程逻辑阵列	IJ	X	B.	可编程阵列逻	辑	
	C. 通用阵列逻辑		15	D.	只读存储器		
3.	当用异步 I/O 输出组	吉构的 PA	L 设计逻	辑电路时	,它们相当于		_0
	A. 组合逻辑电路	В.	时序逻辑	电路 C.	存储器	D.	数模转换器
4.	PLD 器件的基本结构	构组成有	。				
	A. 输出电路	В.	或阵列	C.	与阵列	D.	输入缓冲电路
	PLD 器件的主要优。		-				
	A. 集成密度高	В.	可改写	C.	可硬件加密	D.	便于仿真测试
	GAL 的输出电路是						
	A. OLMC		固定的	C.	只可一次编程	D.	可重复编程
	PLD 开发系统需要						
	A. 计算机				编程器	D.	开发软件
	只可进行一次编程的						
	A. PAL				PROM	D.	PLD
	可重复进行编程的可						
	A. PAL	В.	GAL	C.	PROM	D.	PLD

1	_
China	实用数字电子技术

10. 全场可编程(与、或阵列均可编程)的可编程逻辑器件有。
A. PAL B. GAL C. PROM D. PLA
11. GAL16V8 的最多输入输出端个数为。
A. 8 输入 8 输出 B. 10 输入 10 输出
C. 16 输入 8 输出 D. 16 输入 1 输出
12. 一个容量为 1K×8 的存储器有个存储单元。
A. 8 B. 8192 C. 8000 D. 8K
13. 要构成容量为 4K×8 的 RAM,需要 片容量为 256×4 的 RAM。
A. 8 B. 4 C. 2 D. 32
14. 寻址容量为 16K×8 的 RAM 需要条地址线。
A. 8 B. 4 C. 14 D. 16K
15. 随机存取存储器具有功能。
A. 读/写 B. 无读/写 C. 只读 D. 只写
16. 若要将容量为 128×1 的 RAM 扩展为 1024×8,则需要控制各片选端的辅助译码
器的输出端数为。
A. 1 B. 2 C. 3 D. 8
17. 若要将容量为 256×1 的 RAM 扩展为 1024×8,则需要控制各片选端的辅助译码
器的输入端数为。
A. 4 B. 2 C. 3 D. 8
18. 只读存储器在运行时具有功能。
A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写
19. 只读存储器当电源断掉后又接通后,存储器中的内容。
A. 全部改变 B. 全部为 0 C. 不可预料 D. 保持不变
20. 随机存取存储器当电源断掉后又接通后,存储器中的内容。
A. 全部改变 B. 全部为 1 C. 不确定 D. 保持不变
21. 一个容量为 512×1 的静态 RAM 具有。
A. 地址线 9 条,数据线 1 条 B. 地址线 1 条,数据线 9 条
C. 地址线 512 条,数据线 9 条 D. 地址线 9 条,数据线 512 条
22. 用若干 RAM 实现位扩展时,其方法是将相应地并联在一起。
A. 读/写线 B. 数据线 C. 地址线 D. 片选信号线
23. PROM 的与阵列(地址译码器)是。
A. 全译码可编程阵列 B. 全译码不可编程阵列 C. 非全译码不可编程阵列 D. 非全译码可编程阵列
C. 非全译码不可编程阵列 D. 非全译码可编程阵列
二、填空题
1. 存储器的和是反映系统性能的两个重要指标。
2. 半导体存储器按功能可分为和两种类型,其中在电源
掉电后信息不会丢失。

第6章 存储器与可编程逻辑器件




3. 用户可编程 ROM 有	、和	3 种类型,其中	的编
程是一次性的。			
4. PLD 器件的基本结构包括_	和	两部分。	
5. GAL 器件由、	和	3 个主要部分组成。	
6. PROM 的与门阵列是	,或门阵列是_	; PLA 的与门阵列是	


三、综合题

- 1. 试分析题图 6-1 给定的阵列图, 试写出输出表达式 Y的最小项表示形式。
- 2. 在题图 6-2 所示 PAL 中, 试列出其输入、输出真值表。

或门阵列是______; PAL 的与门阵列是______, 或门阵列是_____



3. 4×2 位容量的 ROM 的点阵图如题图 6-3 所示。试写出逻辑表达式,列出其真值表,并说明电路的逻辑功能。



第7章

数模和模数转换

教 学 目 标 ___

我们生活在模拟世界, 但在充分应用数字产品, 这中间连接转换的是数模和模数转换。 本章内容重点是数字信号和模拟信号相互转换的基本原理和常识性知识点。

通过本章的学习, 熟悉 D/A 转换器的基本原理, 了解不同种 D/A 转换器的基本工作 原理, 理解主要性能指标的含义; 熟悉 A/D 转换器的基本原理, 理解 4 个基本步骤(采样、保持、量化和编码), 了解并行比较型、逐次逼近型、双积分型 3 种常见 A/D 转换器的电路结构和工作原理; 理解 A/D 转换器主要参数的含义。

教 学 要 求

知识要点	能力要求	相关知识
D/A 转换器	(1) 熟悉其基本工作原理 (2) 理解其主要性能指标的含义	(1) 基本原理(2) 分类(3) 主要技术指标和常用芯片
A/D 转换器	(1) 熟悉其基本工作原理(2) 理解其采样、保持、量化和编码过程(3) 理解其主要性能指标的含义	(1) 基本原理(2) 分类(3) 主要技术指标和常用芯片





自然界中存在的大多是连续变化的物理量,如温度、时间、速度、流量、压力等,要用数字电路特别是用计算机来处理这些物理量,必须先把这些模拟量转换成计算机能够识别的数字量,经过计算机分析和处理后的数字量又需要转换成相应的模拟量,才能实现对受控对象的有效控制,这就需要一种能在模拟量与数字量之间起桥梁作用的电路——模/数和数/模转换电路。

能将模拟量转换为数字量的电路称为模/数转换器,简称 A/D 转换器或 ADC; 能将数字量转换为模拟量的电路称为数/模转换器,简称 D/A 转换器或 DAC.

工控应用示意图如图 7-1 所示。



由图 7-1 可见,利用模拟传感器将温度、压力、流量、应力等物理量转换为模拟电量; 利用模数转换器将某转换为数字量交由计算机进行数字处理(如计算、滤波)、保存等、输 出的数字信号通过数/模转换器转换为模拟量作为控制信号,交由模拟控制器被被控信号进 行操作。因此,A/D 转换器和 D/A 转换器已成为计算机系统中不可缺少的接口电路,是用 计算机实现工业过程控制的重要接口电路。

7.1 D/A 转换器

7.1.1 D/A 转换器的基本原理

1. 原理举例

例 7-1: 将二进制数 (1001)、转换为十进制数。

数字量: $(1001)_2 = (b_3 \times 2^3 + b_2 \times 2^2 + b_1 \times 2^1 + b_0 \times 2^0)_{10}$ = $(1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0)_{10}$

模拟量: $u_0 = K(1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0)_{10} (K 为比例系数)$



2. 基本原理

在 D/A 转换过程中,输入的数字量是一种二进制代码,对于有权码,每位代码都有一定的权值,将每一位代码按其权的大小转换成相应的模拟量,然后将这些模拟量相加,即可得到与数字量成正比的模拟量,从而实现数字量到模拟量的转换。

实现 D/A 转换的基本原理如图 7-2 所示。




图 7-2 实现 D/A 转换的基本原理

由图 7-2 输出可知, D/A 转换器有电压输出型和电流输出型两类。

若 D/A 转换器输出为电流,则为了得到模拟电压输出,必须在它的后面接一个电流-电压转换电路,一般利用运算放大器实现。

7.1.2 D/A 转换器的工作原理

D/A 转换器的种类很多、按照译码网络的不同分为权电阻网络 D/A 转换器, T 形电阻 网络 D/A 转换器, 倒 T 形电阻网络 D/A 转换器, 似电流 D/A 转换器等。

本节主要讲述权电阻网络 D/A 转换器和倒 T 形电阻网络 D/A 转换器的工作原理。

1. 权电阻网络 D/A 转换器

权电阻网络 D/A 转换电路实质上是一种反相求和放大器,该电路用一个二进制的每一位产生一个与二进制的权成正比的电压,将这些电压加起来,可以得到与该二进制对应的模拟量电压信号。

图 7-3 所示为 4 位权电阻网络 D/A 转换器原理,它由权电阻、模拟开关、反馈电阻和运算放大器组成。




图 7-3 4 位权电阻网络 D/A 转换器原理



1) 工作原理

由图 7-3 知,不论模拟开关接到运算放大器的反相输入端(虚地)还是接到地,即不论输入数字信号是1还是0,各支路的电流不变的,各电流大小为

$$I_0 = \frac{V_{\text{REF}}}{8R}$$
 $I_1 = \frac{V_{\text{REF}}}{4R}$ $I_2 = \frac{V_{\text{REF}}}{2R}$ $I_3 = \frac{V_{\text{REF}}}{R}$

因此,

$$\begin{split} &i = I_0 d_0 + I_1 d_1 + I_2 d_2 + I_3 d_3 \\ &= \frac{V_{\text{REF}}}{8R} d_0 + \frac{V_{\text{REF}}}{4R} d_1 + \frac{V_{\text{REF}}}{2R} d_2 + \frac{V_{\text{REF}}}{R} d_3 \\ &= \frac{V_{\text{REF}}}{2^2 \times R} (d_3 \cdot 2^3 + d_2 \cdot 2^2 + d_1 \cdot 2^1 + d_0 \cdot 2^0) \end{split}$$

设定反馈电阻 $R_{\rm F} = \frac{R}{2}$, 则

$$u_{o} = -R_{F}i_{F} = -\frac{R}{2} \cdot i = -\frac{V_{REF}}{2^{4}} (d_{3} \cdot 2^{3} + d_{2} \cdot 2^{2} + d_{1} \cdot 2^{1} + d_{0} \cdot 2^{0})$$

这样,我们就可以根据参考电压的数值,将输入的4位二进制数转换为相应的模拟电压值。选用不同的权电阻网络,就可以得到不用编码数的D/A转换器。

但当输入的二进制数倍数较多时,权电阻的阻值差距增大,这样会给生产带来困难且 影响精度,因此 D/A 转换器一般不采用这种转换方式。

2) 软件仿真

应用 Multisim 软件设计 4 位权电阻网络 D/A 转换器、并进行仿真,验证原理的正确性,结果如图 7-4 所示。




图 7-4 4 位权电阻网络 D/A 转换器与仿真结果

在图 7-4 电路中,为了验证结果方便,采用了虚拟元件的运算放大器和电阻,参考电压为-4V,输入的数字量为 4 位二进制数(1011)₂,利用公式可得转换为模拟电压为 2.75V。结果与仿真结果相符。当然,模拟开关工作在不同的闭合状态,输出的结果可以自行去验证。

2. 倒 T 形电阻网络 D/A 转换器

为了克服权电阻网络 D/A 转换器中电阻阻值相差较大的缺点,设计出了 T 形电阻网络 D/A 转换器和倒 T 形电阻网络 D/A 转换器。它们都只有 R 和 2R 两种阻值的电阻,这给集成电路的设计和制作带来了很大的方便。下面以倒 T 形电阻网络 D/A 转换器为例讲述原理。图 7-5 是 4 位倒 T 形电阻网络 D/A 转换器原理图。它由 R、2R 电阻,模拟开关和运算放大器组成。




图 7-5 4 位倒 T 形电阻网络 D/A 转换器原理图

1) 工作原理

由图 7-5 知,分别从虚线、A、B、C、D 处向右看的三端网络等效电阻都是 R。从参考电压端输入的电流为

$$I_{\text{REF}} = \frac{V_{\text{REF}}}{R}$$

不论模拟开关接到运算放大器的反相输入端(虚地)还是接到地,即不论输入数字信号是1还是0,各支路的电流不变,各电流大小为

$$\begin{split} I_3 &= \frac{1}{2} I_{\text{REF}} = \frac{V_{\text{REF}}}{2R} & I_2 &= \frac{1}{4} I_{\text{REF}} = \frac{V_{\text{REF}}}{4R} \\ I_i &= \frac{1}{8} I_{\text{REF}} = \frac{V_{\text{REF}}}{8R} & I_0 &= \frac{1}{16} I_{\text{REF}} = \frac{V_{\text{REF}}}{16R} \end{split}$$

因此,

$$\begin{split} i &= I_0 d_0 + I_1 d_1 + I_2 d_2 + I_3 d_3 \\ &= (\frac{1}{16} d_0 + \frac{1}{8} d_1 + \frac{1}{4} d_2 + \frac{1}{2} d_3) \frac{V_{\text{REF}}}{R} \\ &= \frac{V_{\text{REF}}}{2^4 R} (d_3 \cdot 2^3 + d_2 \cdot 2^2 + d_1 \cdot 2^1 + d_0 \cdot 2^0) \end{split}$$

设定反馈电阻 $R_v = R$,则

$$\begin{split} u_o &= -R_{\rm r}i_{\rm F} = -R_{\rm r}i = -\frac{V_{\rm REF}R_{\rm F}}{2^4R}(d_3 \cdot 2^3 + d_2 \cdot 2^2 + d_1 \cdot 2^1 + d_0 \cdot 2^0) \\ &= -\frac{V_{\rm REF}}{2^4}(d_3 \cdot 2^3 + d_2 \cdot 2^2 + d_1 \cdot 2^1 + d_0 \cdot 2^0) \end{split}$$



这样,我们就可以根据参考电压的数值,将输入的4位二进制数转换为相应的模拟电压值。

倒 T 形电阻网络 D/A 转换器的优点在于,无论输入信号如何变化,流过基准电压源、 模拟开关及各支路的电流均保持恒定,电路中各节点的电压也保持不变,这有利于提高了 D/A 转换器的转换速度,因此使其成为目前集成 D/A 转换器中应用最多的转换电路。

2) 软件仿真

应用 Multisim 软件设计 4 位倒 T 形电阻网络 D/A 转换器,并进行仿真,验证原理的正确性,结果如图 7-6 所示。




图 7-6 4 位倒 T 形电阻网络 D/A 转换器与仿真结果

在图 7-6 电路中,为了验证结果方便,采用了虚拟元件的运算放大器和电阻,参考电压为一4V,输入的数字量为 4 位二进制数(0111),,利用公式可得转换为模拟电压为 1.75V。结果与仿真结果相符。当然,模拟开关工作在不同的闭合状态,输出的结果可以自行去验证。

7.1.3 D/A 转换器的主要技术指标和常用芯片

1. 分辨率

分辨率其定义为 D/A 转换器模拟输出电压可能被分离的等级数。n 位 D/A 转换器最多有 2" 个模拟输出电压,位数越多 D/A 转换器的分辨率越高。分辨率也可以用 D/A 转换器的最小输出电压与最大输出电压的比值来表示。

n 位 D/A 转换器的分辨率可表示为 $\frac{1}{2^n-1}$, -个 n=10 位的 D/A 转换器,其分辨率是 =-1 \approx 0.001。

2. 转换精度

D/A 转换器的转换精度是指输出模拟电压的实际值与理想值之差,即最大静态转换误差,主要取决于输入 D/A 转换器的二进制位数。



例如,8 位 D/A 的相对误差为 1/256,而 10 位 D/A 的相对误差为 1/1024。因此,二进 制位数越多,精度越高。

3. 转换速度

D/A 转换器从输入二进制数字信号到转换为模拟电压或电流输出,需要经历一定的时间,称为转换速度。不同类型 D/A 转换器的转换速度是不同的,一般在几十微秒到几百微秒内。

4. 常用的集成 D/A 转换器

常用的集成 D/A 转换器有 AD7520、D/A0832、D/A0808、D/A1230、MC1408、AD7524 等。

7.2 A/D 转换器

A/D 转换器的作用就是将输入的模拟量转换成与其成比例的数字量,要把模拟量转化 为数字量一般要经过 4 个步骤,分别称为采样、保持、量化、编码。

7.2.1 A/D 转换器的基本原理

1. 基本原理

在 A/D 转换中,因为输入的模拟信号在时间上是连续的,而输出的数字信号是离散量,所以进行转换时只能按一定的时间间隔对输入的模拟信号进行采样,然后再把采样值转换为输出的数字量。通常 A/D 转换需要经过采样、保持、量化、编码 4 个步骤,如图 7-7 所示。




图 7-7 A/D 转换过程框图

这个过程也可将采样、保持合为一步、量化、编码合为一步、即共两大步来完成。

2. 采样和保持

采样是将随时间连续变化的模拟量转换为在时间上离散的模拟量,即对连续变化的模拟信号进行定时测量,抽取其样值,采样波形图如图 7-8 所示。采样结束后,再将此采样信号保持一段时间,使 A/D 转换器有充分的时间进行 A/D 转换。采样-保持电路就是完成该任务的。





采样脉冲的频率越高,采样越密,采样值就越多,其采样-保持电路的输出信号就越 接近于输入信号的波形。因此,对采样频率就有一定的要求,必须满足采样定理。

采样定理: 设取样脉冲 s(t)的频率为f ,输入模拟信号 s(t)的最高频率分量的频率为 f_{max} ,必须满足f $\geqslant 2 f_{max}$,y(t)才可以正确反映输入信号(从而能不失真地恢复原模拟信号)。

采得模拟信号转换为数字信号都需要一定时间,为了给后续的量化编码过程提供一个 稳定的值,在取样电路后要求将所采样的模拟信号保持一段时间。

3. 量化和编码

将取样-保持电路的输出电压按某种近似方式归化到与之相应的离散电平上,这一转 化过程称为数值量化,简称量化。近似量化方式一般有只舍不入量化方式和四舍五入的量 化方式两种。

只舍不入量化方式:量化中把不足一个量化单位的部分舍弃,对于等于或大于一个量 化单位部分按一个量化单位处理。

四舍五入量化方式:量化过程中将不足半个量化单位部分舍弃,对于等于或大于半个量化单位部分按一个量化单位处理。

量化误差:量化前的电压与量化后的电压差。在量化过程中由于所采样电压不一定能被 Δ(最小单位电压)整除,所以量化前后一定存在误差,此误差被称之为量化误差。量化 误差属于原理误差,它是无法消除的。A/D 转换器的位数越多,各离散电平之间的差值越小,量化误差越小。




图 7-9 转换示意图

量化后的数值最后还必须通过编码过程用一个代码表示出来,这一过程称为编码。经编码后得到的代码就是 A/D 转换器输出的数字量。

4. 举例说明

例 7-2: 将 $0\sim1$ V 之间的电压转换为 3 位二进制代码 (利用只舍不入量化方式)。

由图 7-9 知,最小量化单位 $\varDelta=\frac{1}{8}V$,最大量化误差 为 $\frac{1}{9}V_{\circ}$ 。

7.2.2 A/D 转换器的分类

A/D 转换器电路可分为直接法和间接法两大类。直接 A/D 转换是将模拟信号直接转换成数字信号。比较典型的 有并行比较型 A/D 转换器和逐次比较型 A/D 转换器。间接 A/D 转换是先将模拟信号转换成某一中间变量(时间或频 率等),再格中间变量转换成数字量。比较典型的有双积分

型 A/D 转换器和电压转换型 A/D 转换器。本节主要讲述并行比较型 ADC 的工作原理。

1. 并行比较型 A/D 转换器的结构

并行比较型 A/D 转换器由电阻分压器、电压比较器及编码电路组成,输出的各位数码是一次形成的,它是转换速度最快的一种 A/D 转换器,如图 7-10 所示。

2. 工作原理

由图 7-10 知,电阻分压器将输入参考电压 $V_{\rm REF}$ 量化为 7 个比较电平。当 0 \leq $u_i < V_{\rm REF}$ /15 时, 7 个比较器输出全为 0, CP 到来后, 7 个触发器都置 0。 经编码器编码后输出的二进制代码为 $d_id_2d_0$ =000;当 $V_{\rm REF}$ /15 \leq $u_i < \frac{3}{15} V_{\rm REF}$ 时, 7 个比较器中只有 C_i 输出为 1, CP 到来后, 只有触发器 FF_i 置 1, 其余触发器仍为 0。 经编码器编码后输出的二进制代码为 $d_id_da_i$ =001。

当 $\frac{3}{15}V_{\rm REF} \leqslant u_i < \frac{5}{15}V_{\rm REF}$ 时,比较器 C_1 、 C_2 输出为 1,CP 到来后,触发器 FF_1 、 FF_2 置 1。 经编码器编码后输出的二进制代码为 $d_2d_1d_0$ =010; 当 $\frac{5}{15}V_{\rm REF}$ e_1 ($<\frac{7}{15}V_{\rm REF}$ 时,比较器 C_1 、 C_2 、 C_3 输出为 1,CP 到来后,触发器 FF_1 、 FF_2 、 FF_3 置 1。 经编码器编码后输出的二进制代码为 $d_2d_1d_0$ =011。以此类推,可以列出 u_i 为不同等级时寄存器的状态及相应的输出二进制数,如表 7-1 所示。






图 7-10 并行比较型 A/D 转换器原理

表 7-1 3 位并行比较型 A/D 转换器模拟电压与输出对应关系

输入模拟电压			输出二进制数	输出二进制数					
u_{i}	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1	$d_2 = d_1 = d_0$	
$(0 \sim \frac{1}{15})V_{REF}$	0	0	0	0	0	0	0	0 0 0	
$(\frac{1}{15} \sim \frac{3}{15})V_{REF}$	0	0	0	0	0	0	1	0 0 1	
$(\frac{3}{15} \sim \frac{5}{15})V_{REF}$	0	0	0	0	0	1	1	0 1 0	
$(\frac{5}{15} \sim \frac{7}{15})V_{REF}$	0	0	0	0	1	1	1	0 1 1	

												X.V.
输入模拟电压		寄存器状态								输出	二进	制数
$(\frac{7}{15}\sim\frac{9}{15})V_{\text{REF}}$	0	0	0	1	1	1	1			1	0	0
$(\frac{9}{15} \sim \frac{11}{15})V_{REF}$	0	0	1	1	1	1	1			1	0	1
$(\frac{11}{15} \sim \frac{13}{15})V_{REF}$	0	1	1	1	1	1	1			1	1	0
$(\frac{13}{15}\sim 1)V_{REF}$	1	1	1	1	1	1	1			1	1	1

这样,我们就可以将一个模拟量转换为数字量。并行比较型 A/D 转换器的转换速度最快,但转换精度不易做得很高。因此,这种类型的 A/D 转换器适用于高转换速度、低分辨率的场合。

3. 软件仿真

应用 Multisim 软件设计 3 位并行比较型 A/D 转换器,并进行仿真,验证原理的正确性,结果如图 7-11 所示。




图 7-11 3 位并行比较型 A/D 转换器与仿真结果



在图 7-11 电路中,为了验证结果方便,采用了虚拟元件的比较器和电阻,参考电压为 12V,输入的模拟电压 u_i =8V,利用上述的工作原理可知, u_i 在 $(\frac{15}{9} \sim \frac{11}{15}) \times 12V$ 中,因此,输出二进制数为 101,数码管显示的数据为 5。

结果与仿真结果相符。当然,输入模拟电压不同时,输出的结果不同,可以自行去验证。

7.2.3 A/D 转换器的主要技术指标和常用芯片

1. 分辨率

A/D 转换器的分辨率用输出二进制数的位数表示,位数越多,误差越小,转换精度越高。例如,A/D 转换器输入模拟电压范围为 $0{\sim}5V$,输出 8 位二进制数可以分辨的最小模拟电压为 $\frac{5}{2^2}$ $V{\approx}20mV$;而输出 12 位二进制数可以分辨的最小模拟电压为 $\frac{5}{2^2}V$

2. 转换误差

D/A 转换器从输入二进制数字信号到转换为模拟电压或电流输出,需要经历一定的时间,称为转换速度。不同类型 D/A 转换器的转换速度是不同的,一般在几十微秒到几百微秒范围内。

例如,转换误差<± $\frac{\text{LSB}}{2}$,表明实际输出的数字量和理论输出的数字量之间的误差小于最低有效位的一半。

3. 转换速度

完成一次 A/D 转换所需要的时间称为转换时间,转换时间越短,则转换速度越快。 A/D 转换器的转换时间与转换电路的类型有关。并行比较型 A/D 转换器的转换时间可达 10ns;逐次逼近型 A/D 转换器的转换时间大都在 10~50μs 之间;双积分 A/D 转换器的转换时间在几十毫秒至几百毫秒之间。

因此,并行比较 A/D 转换器的转换速度最高,逐次比较型 A/D 转换器次之,间接 A/D 转换器(如双积分 A/D)的速度量慢。

4. 常用的集成 A/D 转换器

集成 A/D 转换器规格品种繁多, 常见的有 ADC0804、ADC0809、MC14433 等。

小 结

- 1. A/D 转换能将输入的模拟量转换成与之成正比的二进制数字量。A/D 转换分直接转换型和间接转换型。
- 2. A/D 转换要经过采样、保持、量化、编码来实现。采样、保持电路对输入模拟信号抽取样值并保持;量化是对样值脉冲进行分级,编码是将分级后的信号转换成二进制代码。在对模拟信号采样时,必须满足采样定理,即 $f_i \ge 2f_{imax}$ 。这样才能做到不失真地恢



复出原模拟信号。

- 3. 并行比较型、逐次逼近型和双积分型 A/D 转换器各有特点,在不同的应用场合。 应选用不同类型的 A/D 转换器。高速场合下,可选用并行比较型 A/D 转换器,但其受位数限制,精度不高,且价格贵;在低速场合,可选用双积分型 A/D 转换器,它精度高,抗干扰能力强;逐次逼近型 A/D 转换器兼顾了上述两种 A/D 转换器的优点,速度较快、精度较高、价格适中,因此应用比较普遍。
- 4. D/A 转换器格输入的二进制数字量转换成与之成正比的模拟量。实现数模转换有多种方式,常用的是电阻网络 D/A 转换器,有权电阻网络、R-2R 电阻网络 D/A 转换器等。电阻网络 D/A 转换器的转换原理是把输入的数字量转换为权电流之和,所以在应用时,要外接求和运算放大器,把电阻网络的输出电流转换成输出电压。D/A 转换器的分辨率和转换精度都与 D/A 转换器的位数有关,位数越多,分辨率和精度越高。
- 5. 无论是 A/D 转换还是 D/A 转换,基准电压 $V_{\rm ER}$ 都是一个很重要的应用参数,要理解基准电压的作用,尤其是在 A/D 转换中,它的值对量化误差、分辨率都有影响。一般应按器件手册给出的电压范围取用,并且保证输入的模拟电压最大值不大于基准电压值。

习、题

一、选择题

1. 集成 D/A 转换器 DAC0832 含

A. 1 B. 2 2. 一个无符号 8 位数字量输入的 D/A 转换器.

B. 量化

B. 量化

8. 用二进制码表示指定离散电平的过程称为。

- , ,			.,	
A. 1	В.	3	C. 4	D. 8
3. 一个5	E符号 10 位数字:	输入的 D/A 转换器,	其输出电平的级数为	•
A. 4	В.	10	C. 1024	D. 2 ¹⁰
4. 若一个	无符号 4 位权电	阻 D/A 转换器,最	低位处的电阻为 $40k\Omega$,	则最高位处电阻
为。				
A. 4l	kΩ B.	5kΩ	C. 10kΩ	D. 20kΩ
5. 4 位侄	ŊΤ型电阻网络 D	/A 转换器的电阻网	络的电阻取值有种	١.
A. 1	В.	2	C. 4	D. 8
6. 为使シ	采样输出信号不 步	 美真地代表输入模拟	信号, 采样频率 f_s 和辅	俞入模拟信号的最
高频率 f_{lmax} 的	关系是。			
A. f	$f_{\rm lmax} > f_{\rm lmax}$ B.	$f_{\rm s} \leqslant f_{\rm Imax}$	C. $f_s \ge 2f_{\text{Imax}}$	D. $f_{\rm s} \leq 2 f_{\rm Imax}$
7	个时间上连续套	化的模拟量转换为	时间上断续(离散)的	模拟量的过程称

C. 保持

C. 保持

D. 编码

D. 编码

A. 采样

A. 采样



- 9. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 A. 采样 C. 保持 B. 量化 D. 编码
- 10. 若某 A/D 转换器取量化单位 $\Delta = \frac{1}{g} V_{\text{REF}}$,并规定对于输入电压 u_{I} ,在 $0 \leq u_{\text{I}} < \frac{1}{g} V_{\text{REF}}$

时,认为输入的模拟电压为 0V,输出的二进制数为 000,则当 $\frac{5}{8}V_{\rm REF} \leqslant u_{\rm I} < \frac{6}{8}V_{\rm REF}$ 时,输出 的二进制数为___。

A. 001 B. 101 C. 110

D. 111

11. 以下 4 种转换器中, ____是 A/D 转换器且转换速度最高。


A. 并行比较型 B. 逐次逼近型

C. 双积分型 D. 施密特触发器

二、综合题

题图 7-1(a)所示为一 4 位逐次逼近型 A/D 转换器, 其 4 位 D/A 输出波形 v. 与输入电压 v, 分别如图 7-1(b)和(c)所示。

- (1) 换结束时,图 7-1(b)和(c)的输出数字量各为多少?
- (2) 4位 D/A 转换器的最大输出电压 $V_{O(max)}=5V$,估计两种情况下的输入电压范围各为 多少?



题图 7-1

附录 A

基于 Quartus II 7.2 的数字电路设计 操作过程图解

1. Quartus II 7.2 启动

- (1) 直接双击桌面上的图标 , 可以启动 Quartus II 7.2 软件。
- (2) 选择"开始"→"程序"→"Altera"→"Quartus II 7.2"→"Quartus II 7.2 TalkBack Install"选项,可以启动软件。

启动软件后,若计算机没有连接到 Internet,会弹出如图 A-1 所示的提示界面,提示没有连接到 Altera 的官方网站,将无法获得更新的资源。单击"确定"按钮继续,因为这不影响软件的正常使用。



图 A-1 提示界面

2. Quartus II 7.2 软件界面

Ouartus II 7.2 软件的默认启动界面如图 A-2 所示, 由标题栏、菜单栏、常用工具栏、



资源管理窗口、程序编译或仿真运行状态的显示窗口、程序编译或仿真后结果信息显示窗口和工程编辑、工作区组成。



图 A-2 Quartus II 7.2 软件默认启动界面

- 3. Quartus II 7.2 软件使用
- 1) 新建项目工程

使用 Quartus II 7.2 设计一个数字逻辑电路,并用时序波形图对电路的功能进行仿真,同时将设计正确的电路下载到可编程的逻辑器件(CPLD、FPGA)中。因软件在完成整个设计、编译、仿真和下载等工作过程中,会有很多相关的文件产生,为了便于管理这些设计文件,在设计电路之前,应先建立一个项目工程(New Project),并设置好这个工程能正常工作的相关条件和环境。

建立工程的方法和步骤如下。

- (1) 创建一个文件夹。在计算机的本地磁盘中创建一个用于保存下一步工作中要产生的工程项目的文件夹、注意、文件夹的名称及其保存的路径中不能有中文字符。
- (2) 开始建立新项目工程,方法为选择"File"→"New Project Wizard"选项(如图 A-3), 弹出建立新项目工程的向导对话框如图 A-4 所示。在图 A-4 所示对话框中可指定项目工程 保存路径及文件夹、定义项目工程名称以及定义设计文件的项层实体名称。

第一个文本框可选择项目工程保存的位置,方法是单击按钮**上**,选择刚才在步骤(1)中建立的文件夹。





图 A-3 选择 "File" → "New Project Wizard"

图 A-4 指定项目保存位置、名称及顶层实体名称

如图 A-5 所示,第二个文本框(项自工程名称)和第三个文本框(设计实体名称)中软件会默认为与之前建立的文件夹名称一致、没有特别需要,一般选择软件的默认名称,不必特意修改。注意:以上名称的命名中不能出现中文字符,否则软件的后续工作会出错。完成以上命名工作后,单击"Next"按钮入下一步操作、弹出如图 A-6 所示对话框。





图 A-5 指定项目工程示例

图 A-6 添加工程文件

在此可将之前已经设计好的工程文件添加到本项目工程里来, 若之前没有设计好文件, 则跳过这一步, 直接单击 "Next" 按钮, 再进入下一步操作, 弹出如图 A-7 所示对话框。



此时要选择好设计文件下载所需要的可编程芯片的型号,现在可只做简单的电路设计和仿真,随便指定一个即可。以后做课程设计或学习"可编程逻辑器件"这门课程后,熟悉了 CPLD 或 FPGA 器件以后可根据开发板的器件选择合适的器件型号。单击"Next"按钮,进入下一步操作,弹出如图 A-8 所示对话框。





图 A-7 下载可编程芯片的型号

图 A-8 选择第三方开发工具

在此可选择第三方开发工具,若不需要,则直接单击"Next"按钮,进入下一步操作, 弹出图 A-9 所示对话框。



图 A-9 配置信息

此对话框显示刚才我们所做的项目工程设置内容的"报告"。单击"Finish"按钮,完成新建项目工程的任务。

实用数字电子技术

到此一个新的项目工程已经建立起来,但真正的电路设计工作还没有开始。由于 Quartus II 软件的应用都是基于一个项目工程来做的,因此无论设计一个简单电路还是复杂的电路都必须先完成以上步骤,建立一个扩展名为.qpf 的 Project File。

2) 新建设计文件

建立好一个新的项目工程后,下面就可以开始建立设计文件了。Quartus II 7.2 软件可以用两种方法来建立设计文件,一种是利用软件自带的元器件库,以编辑电路原理图的方



图 A-10 "New"对话框

式来设计一个数字逻辑电路;另一种是应用 硬件描述语言(如 VHDL 或 Verilog)以编写 源程序的方法来设计一个数字电路。作为初 学者,我们先学会用编辑原理图的方法来设 计一些简单的数字逻辑电路。

原理图设计方法和步骤如下。

(1) 选择用原理图方式来设计电路。

选择"File"→"New"选项,或直接 单击常用工具栏的第一个按钮□,弹出 "New"对话框,如图A-10所示。选择"Block Diagram/Schematic File"选项,单击"OK" 按钮,即进入原理图编辑界面。

(2) 编辑原理图。Quartus II 7.2 软件的 数字逻辑电路原理图的设计是基于常用的 数字集成电路的,要熟练掌握原理图设计,

必须要认识和熟悉各种逻辑电路的符号、逻辑名称和集成电路型号。因此努力学好"数字电子技术基础"这门课程是后续学习其他专业知识、掌握电路设计的基本条件。

下面举例用原理图设计方法设计一个"三输入表决器"电路。

电路的逻辑功能是 3 人表决,以少数服从多数为原则,多数人同意则议案通过,否则 议案被否决。这里,我们使用 3 个按键代表 3 个参与表决的人,置"0"表示该人不同意 议案,置"1"表示该人同意议案;两个指示灯用来表示表决结果,LED1点亮表示议案通 过,LED2点亮表示议案被否决。真值表如表 A-1 所示。

		19471	34 m.v.	
S1	S2	S3	LED1	LED2
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

表 A-1 真值表



设计方法和步骤如下。

① 双击原理图的任一空白处,会弹出一个元件对话框。在"Name"文本框中输入"and2",即可得到一个 2 输入的与门,如图 A-11 所示。




图 A-11 加入元件对话框

② 单击 "OK"按钮,将其放到原理图的适当位置。重复操作,放入另外两个 2 输入与门。也可以通过右键快捷菜单的"Copy"选项复制得到。结果如图 A-12 所示。




图 A-12 创建与门

③ 双击原理图的空白处,弹出元件对话框。在"Name"文本框中输入"or3",将得到一个3输入的或门。单击"OK"按钮,将其放入原理图,如图 A-13 所示。






图 A-13 添加了输入的或门

④ 双击原理图的空白处,弹出元件对话框。在"Name"文本框中输入"not",即可得到一个非门。单击"OK"按钮、将其放入原理图,如图 A-14 所示。




图 A-14 添加一个非门

⑤ 把所用的元件都放置好之后,开始连接电路。将鼠标指针定位在元件的引脚上, 鼠标指针会变成"十"字形状。按住左键,拖动鼠标,就会有导线引出。根据要实现的逻辑,连接好各元件的引脚,如图 A-15 所示。






图 A-15 连线后原理图

⑥ 双击原理图的空白处,弹出元件对话框。在"Name"文本框中输入"Input",即可得到一个输入引脚。单击"OK"按钮,放入原理图。重复操作,给电路加上 3 个输入引脚,如图 A-16 所示。




图 A-16 添加输入引脚

⑦ 双击输入引脚, 会弹出一个属性对话框。在此对话框中,可更改引脚的名字。分别给 3 个输入引脚取名 "in1"、"in2"和 "in3",如图 A-17 所示。



图 A-17 引脚属性对话框



⑧ 双击原理图的空白处,弹出元件对话框。在"Name"文本框中输入"output",即可得到一个输出引脚。单击"OK"按钮,放入原理图。重复操作,给电路加上两个输出引脚,给两个输出引脚分别命名为"led1"和"led2",如图 A-18 所示。




图 A-18 添加输出引脚

到此,要设计的一个"三输入表决器"的电路原理图已经完成,下面要做的工作是对设计好的原理图进行项目工程编译和电路功能仿真。

3) 项目工程编译

设计好的电路若要让软件能认识并检查设计的电路是否有错误,则需要进行项目工程编译,Quartus II 7.2 软件能自动对设计的电路进行编译和检查设计的正确性。方法如下。

选择"Processing"→"Start Compilation"选项,或直接单击常用工具栏上的上按钮, 开始编译项目。编译成功后,单击"确定"按钮。结果如图 A-19 所示。




图 A-19 编译成功对话框



4) 功能仿真

仿真是指利用 Quartus II 软件对设计的电路的逻辑功能进行验证,看在电路的各输入端加上一组电平信号后,其输出端是否有正确的电平信号输出。因此在进行仿真之前,需要先建立一个输入信号波形文件。方法和步骤如下。

① 选择 "File" → "New" 选项。在随后弹出的对话框中,切换到 "Other Files" 选项卡, 如图 A-20 所示,选择 "Vector Waveform File" 选项,单击 "OK" 按钮。



图 A-20 "Other Files"对话框

② 选择 "Edit" → "Insert Node or Bus" 选项,或在图 A-21 所示"Name"列表框下方的空白处双击,弹出"Insert Node or Bus"对话框。




图 A-21 "Insert Node or Bus" 对话框



③ 在"Insert Node or Bus"对话框中单击"Node Finder"按钮,弹出"Node Finder"对话框,如图 A-22 所示。单击"List"按钮,列出电路所有的端子。单击 按钮,全部加入。单击"OK"按钮。



图 A-22 "Node Finder" 对话框

单击 "OK" 按钮返回 "Insert Node or Bus" 对话框, 再单击 "OK" 按钮。

① 选中 in1 信号,选择 "Edit" → "Value" → "Clock" 选项,或直接单击左侧工具 栏上的按钮 ()。 在随后弹出的 "Clock" 对话框的 "Period" 文本框中设定参数为 10ns,单击 "OK" 按钮,如图 A-23 所示。



图 A-23 "Clock" 对话框



⑤ in2、in3 也用同样的方法进行设置, Period 参数分别为 20ns 和 40ns。完成后如 图 A-24 所示。

	Neme	Value at 180.0 ns	0 ps	40. Q ns	80. O ns	120.0 ns	160.
<u>ш</u> ≻0	inl	В 0	ППП	пппг			ПП
<u>ii</u> ≱1	in2	В 0					
<u>⊪</u> 2	in3	B i					\neg
- □>3	ledi	вх	XXXXX	***********	***************************************	***************************************	*****
-@≥4	led2	ВХ	XXXXX	***********	***********	************	******

图 A-24 设置 in2、in3 的 Period 参数

Quartus II 软件集成了电路仿真模块,电路有两种模式:时序仿真和功能仿真。时序仿 真模式按芯片实际工作方式来模拟,考虑了元器件工作时的延时情况;而功能仿真只是对 设计的电路其逻辑功能是否正确进行模拟仿真。在验证设计的电路是否正确时,常选择"功 能仿真"模式。

⑥ 将软件的仿真模式修改为"功能仿真"模式,操作方法如图 A-25 所示。




图 A-25 修改为"功能仿真"模式



⑦ 选择好"功能仿真"模式后,需要生成一个功能仿真的网表文件,方法是选择 "Processing"→ "Generate Functional Simulation Netlist"选项,如图 A-26 所示。软件运行完成后,在弹出的提示对话框中单击"确定"按钮。



图 A-26 选择选项(产生功能仿真网格表)




图 A-27 仿真结果

到此为止,基于 Quartus II 7.2 软件的数字电路设计与仿真工作已经完成,但设计的电路最终还要应用可编程逻辑器件来工作,去实现设计的目的。因此下面还要把设计文件下载到芯片中,使设计工作赋予实际。

5) 下载验证

要将设计文件下载到硬件芯片中,事先一定要准备好一块装有可编程逻辑器件的实验板(或开发板)和一个 USB 下载工具,图 A-28 所示为自行开发设计的 EDA-1 数字电子技术实验板。图 A-29 所示为 USB 下载工具。

由于不同的可编程逻辑器件的型号及其芯片的引脚编号是不一样的,因此在下载之前,先要对设计好的数字电路的输入、输出端根据芯片的引脚编号进行配置。







图 A-28 EDA-1 数字电子技术实验板

图 A-29 USB 下载工具

- (1) 检查项目工程支持的硬件型号。
- 在开始引脚配置之前,先检查一下我们在开始建立项目工程时所指定的可编程逻辑器件的型号与实验板上的芯片型号是否一致,假如不一致,要进行修改,否则无法下载到实验板的可编程逻辑器件中。修改的方法如下。
 - 单击常用工具栏上的按钮 ,弹出"Setting-ssrbjq"对话框,如图 A-30 所示。



图 A-30 "Setting-ssrbjq"对话框



按图 A-30 方法,选好芯片型号后,单击"OK"按钮,即修改完成。修改完硬件型号后,最好重新对项目工程编译一次,以方便后面配置引脚。编译的方法与上面所叙一样,简单来说,只要再单击一下常用工具栏上的▶按钮,编译完成后,单击"确定"按钮即可。

(2) 给设计好的原理图配置芯片引脚。

配置芯片引脚就是将原理图的输入端指定到实验板上可编程芯片与按钮相连的引脚编号,将输出端指定到实验板上可编程芯片与 LED 发光二极管相连的引脚编号。方法如下。 单击常用工具栏上的按钮
 → 弹出芯片引脚设置对话框,如图 A-31 所示。

34-	3 377	Node Name	Direction	Location	I/O Bank	Welf Group	1/O Standard	Reserved	Group	ä
1	(i)	int	Input				3.3-V LVTTL (default)			
2	(P)	in2	Input				3.3-V LVTTL (default)			Ξ
3	40	in3	Input	80: A (脚编号	MY 97 0 0	3.3-V LVTTL (default)			Ι
4	0	led1	Output		比列各输		3.3-Y LYTTL (default)			Π
5	0	led2	Output		TWO S		3.3-Y LYTTL (default)		7	Π
6		< <new node<="" td=""><td></td><td>die f</td><td>(接输入)</td><td>编号。</td><td>111</td><td></td><td></td><td>ī</td></new>		die f	(接输入)	编号。	111			ī

图 A-31 设置芯片引脚

这里需要注意的是不同公司开发的实验板结构不同,采用的可编程芯片型号也会不同,因此芯片引脚与外部其他电子元器伴连接的规律是不一样的。为此实验板的开发者会提供一个可编程芯片(CPLD 或 FPGA)引脚分布及外接元器件的引脚编号资料。我们开发的这款实验板的可编程芯片的型号是 Altera 公司生厂的 Cyclonell 系列的 EP2C5T144C8。芯片的引脚分配列表如表 A-2 所示。

表 A-2 芯片引脚分配列表

信号名	符号	FPGA 引脚号	信号名	符号	FPGA 引脚号	信号名	符号	FPGA 引脚号
	AA0	PIN103		SW0	PIN70		J4-3	PIN24
	AA1	PIN104		SW1	PIN69		J4-4	PIN25
	AA2	PIN112	电平开关	SW2	PIN67		J4-5	PIN28
7SLEDA	AA3	PIN113		SW3	PIN65		J4-6	PIN30
	AA4	PIN114	ガス SW	SW4	PIN64	J4 扩展口	J4-7	PIN31
	AA5	PIN115	3 "	SW5	PIN63		J4-8	PIN32
	AA6	PIN118		SW6	PIN21		J4-9	PIN40
	BB0	PIN119	1	SW7	PIN22		J4-10	PIN41
	BB1	PIN120		LEDG0	PIN86		J4-11	PIN42
	BB2	PIN121		LEDG1	PIN79		J4-12	PIN43
7SLEDB	BB3	PIN122	发光	LEDG2	PIN76		J4-13	PIN44
	BB4	PIN125	二极管	LEDG3	PIN75		J4-14	PIN45
	BB5	PIN126	1	LEDR0	PIN74		J4-15	PIN47
	BB6	PIN129		LEDR1	PIN73		J4-16	PIN48



续表

信号名	符号	FPGA 引脚号	信号名	符号	FPGA 引脚号	信号名	符号	FPGA 引脚号	
			LEDR2	PIN72		J4-17	PIN51		
ZCI EDG	CC1	PIN133	二极管	LEDR3	PIN71		J4-18	PIN52	
7SLEDC	CC2	PIN134		DACCLK	PIN101		J4-19	PIN53	
	CC3	PIN135		DACD7	PIN100	J4 扩展口	J4-20	PIN55	
	DD0	PIN136	nêr hate	DACD6	PIN99	J4 1) /汶口	J4-21	PIN57	
act EDD	DD1	PIN137	高速	DACD5	PIN97		J4-22	PIN58	
7SLEDD	DD2	PIN139	D/A 转换器	DACD4	PIN96		J4-23	PIN59	
	DD3	PIN141	信号	DACD3	PIN94		J4-24	PIN60	
	EE0	PIN142	10.2	DACD2	PIN93	频率	CLK1	PIN89	
7SLEDE	EE1	PIN143		DACD1	PIN92	计时钟	CLKIN	PIN88	
/SLEDE	EE2	PIN144		DACD0	PIN87	外部			
	EE3	PIN3	按键	KEY0	PIN91	时钟	CLK0	PIN17	
	FF0	PIN4	1女徒	KEY1	PIN90	1 10 17			
7SLEDE	FF1	PIN7			AN				
/SLEDF	FF2	PIN8		1.1	1				
	FF3	PIN9		. 75.					

根据表 A-2,选用实验板上的电平开关 SW0、SW1 和 SW2 作为"三输入表决器"的 3 个输入信号,输出端选用 LEDG0 和 LEDG1,这样需要应用的芯片引脚号分别是 PIN70、PIN69、PIN67 和 PIN86、PIN79。通过 Quartus II 软件配置好的引脚图如图 A-32 所示。

Name	t i	- «	» Edit: 🔀	V	V	·X			
		Node Name	Direction	Location	Reserved	Group	I/O Bank	Vref Group	I/O Standard
i	_ ii>	int	Input	PIN_70			4	84_N0	3.3-V LVTTL (default)
2	(in)	in2	Input	PIN_69			4	84_N0	3.3-V LVTTL (default)
3	100	in3	Input	PIN_67			4	84_N0	3.3-V LVTTL (default)
4	-10	led1	Output	PIN_86			3	B3_N1	3.3-V LVTTL (default)
5	400	led2	Output	PIN_79			3	B3_N1	3.3-V LVTTL (default)
6		< <new node="">></new>							

图 A-32 配置好的引脚分配图

配置好引脚以后,重新编译,得到的电路原理如图 A-33 所示。




图 A-33 电路原理图



(3) 连接实验板并下载设计文件。

完成以上工作之后,即可进行下载。软件下载之前先将实验板接通电源,并通过 Altera USB-Blaster 下载器将实验板的 JTAG 接口连接到计算机。一般情况下,计算机会自动搜索和安装 USB 下载器的驱动程序。等驱动安装完成后,单击 Quartus II 软件常用工具栏上的按钮 ▼ , 打开下载界面,按图 A-34 所示设置好相关内容,单击 "Start" 按钮即可完成下载。



图 A-34 设置下载相关内容

到此设计工作全部结束,下面的工作就是在实验板上进行验证和测试,如果发现设计 有误,则只能重新修改设计文件,并重新下载。

需要说明的是,通过 JTAG 模式下载的文件是不能保存到实验板上的,实验板断电后就不能再工作了。若要将设计文件永久保存在实验板上,则需要通过实验板上的 AS 接口,以 Active Serial 模式将扩展名为.pof 的文件下载下来并保存到可编程芯片中,这样实验板断电后,设计文件是不会丢失的。

4. Quartus II 7.2 安装说明

将 Quartus II_7.2 安装程序下载或复制到自己计算机的本地磁盘, 打开文件夹, 双击 Setup.exe 文件, 开始安装, 根据软件安装的向导一步一步设置好安装目录和用户名、公司 名称等, 软件便能自己安装到指定的目录下。安装界而如图 A-35 所示。





图 A-35 安装 Quartus II 7.2

参考文献

- [1] [美]Bignell J, Donovan R. Digital Electronics[M]. 4nd Edition. Thomson, 2003.
- [2] [美]Cook N.P. 实用数字电子技术[M]. 施惠琼,李黎明,译. 北京:清华大学出版社,2006.
- [3] [美]Kleitz W. 数字电子技术: 从电路分析到技能实践[M]. 陶国彬, 赵玉峰, 译. 北京: 科学出版 社, 2008.
 - [4] 邓元庆, 贾鹏. 数字电路与系统设计[M]. 西安: 西安电子科技大学出版社, 2003.
 - [5] 贾立新, 王涌. 电子系统设计与实践[M]. 北京: 清华大学出版社, 2010.
 - [6] 贾立新. 数字电路[M]. 北京: 电子工业出版社, 2007.
 - [7] 康华光, 电子技术基础(数字部分)[M1.5 版, 北京: 高等教育出版社, 2006.
 - [8] 罗杰, 电子技术基础数字部分习题全解[M], 5 版, 北京: 高等教育出版社, 2006.
 - 。晚往, 。晚年, 。晚年, 。晚年, 。晚年, 。 [9] 薛宏熙,胡秀珠,数字逻辑设计[M],北京;清华大学出版社,2008.
 - [10] 阎石、数字电子技术基础[M], 5 版、北京: 高等教育出版社, 2006.

北京大学出版社本科计算机系列实用规划教材

序号	标准书号	书 名	主 编	定价	序号	标准书号	书 名	主 编	定价
-1	7-301-10511-5	离散数学	段禅伦	28	38	7-301-13684-3	单片机原理及应用	王新颖	25
2	7-301-10457-X	线性代数	陈付贵	20	39	7-301-14505-0	Visual C++程序设计案例教程	张荣梅	30
3	7-301-10510-X	概率论与数理统计	陈荣江	26	40	7-301-14259-2	多媒体技术应用案例教程	李 建	30
4	7-301-10503-0	Visual Basic 程序设计	闵联营	22	41	7-301-14503-6	ASP .NET 动态网页设计案例 教程(Visual Basic .NET 版)	江 幻	35
5	7-301-21752-8	多媒体技术及其应用(第2版)	张明	39	42	7-301-14504-3	C++面向对象与 Visual C++程 序设计案例教程	黄贤英	35
6	7-301-10466-8	C++程序设计	刘天印	33	43	7-301-14506-7	Photoshop CS3 案例教程	李建芳	34
7	7-301-10467-5	C++程序设计实验指导与习 题解答	李 兰	20	44	7-301-14510-4	C++程序设计基础案例教程	于永彦	33
\Box	7-301-10505-4	Visual C++程序设计教程与上 机指导	高志伟	25	45	7-301-14942-3	ASP .NET 网络应用案例教程 (C# .NET 版)	张登超	33
9	7-301-10462-0	XML 实用教程	丁跃潮	26	46	7-301-12377-5	计算机硬件技术基础	石 磊	26
10	7-301-10463-7	计算机网络系统集成	斯桃枝	22	47	7-301-15208-9	计算机组成原理	娄国始	24
11	7-301-22437-3	单片机原理及应用教程(第2版)		43	48	7-301-15463-2	网页设计与制作案例教程	房爱莲	36
12	7-5038-4421-3	ASP .NET 网络编程实用教程 (C#版)	崔良海	31	49	7-301-04852-8	线性代数	姚喜妍	22
13	7-5038-4427-2	C 语言程序设计	赵建锋	25	50	7-301-15461-8	计算机网络技术	陈代武	33
14	7-5038-4420-5	Delphi 程序设计基础教程	张世明	37	51	7-301-15697-1	计算机辅助设计二次开发案 例教程	谢安传	26
15	7-5038-4417-5	SQL Server 数据库设计与 管理	姜力	31-	52	7-301-15740-4	Visual C# 程序开发案例教程	韩朝阳	30
16	7-5038-4424-9	大学计算机基础	贾丽娟	34	53	7-301-16597-3	Visual C++程序设计实用案例 教程	于永彦	32
17	7-5038-4430-0	计算机科学与技术导论	王昆仑	30	54	7-301-16850-9	Java 程序设计案例教程	胡巧多	32
18	7-5038-4418-3	计算机网络应用实例教程	魏峥	25	55	7-301-16842-4	数据库原理与应用(SQL Server版)	毛一梢	36
19	7-5038-4415-9	面向对象程序设计	冷英男	28	56	7-301-16910-0	计算机网络技术基础与应用	马秀峭	33
20	7-5038-4429-4	软件工程	赵春刚	22	57	7-301-15063-4	计算机网络基础与应用	刘远生	32
		数据结构(C++版)	秦 锋	28	58	7-301-15250-8	汇编语言程序设计	张光长	
-	7-5038-4423-2		吕晓燕	33	-	7-301-15064-1		骆耀祖	_
23	7-5038-4426-4	微型计算机原理与接口技术	刘彦文	26	60	7-301-15584-4	数据结构与算法	佟伟光	32
24	7-5038-4425-6	办公自动化教程	钱 俊	30	61	7-301-17087-8	操作系统实用教程	范立萨	36
25	7-5038-4419-1	Java 语言程序设计实用教程	董迎红	33	62	7-301-16631-4	Visual Basic 2008 程序设计教 程	隋晓幻	34
26	7-5038-4428-0	计算机图形技术	龚声蓉	28	63		C 语言基础案例教程	汪新民	31
27	7-301-11501-5	计算机软件技术基础	高巍	25	64	7-301-17397-8	C++程序设计基础教程	都亚海	30
28	7-301-11500-8	计算机组装与维护实用教程	崔明远	33	65	7-301-17578-1	图论算法理论、实现及应用	王桂平	54
29	7-301-12174-0	Visual FoxPro 实用教程	马秀峰	29	66	7-301-17964-2	PHP 动态网页设计与制作案 例教程	房爱莲	42
30	7-301-11500-8	管理信息系统实用教程	杨月江	27	67	7-301-18514-8	多媒体开发与编程	于永彦	35
31	7-301-11445-2	Photoshop CS 实用教程	张 瑾	28	68	7-301-18538-4	实用计算方法	徐亚平	24
32	7-301-12378-2	ASP .NET 课程设计指导	潘志红	35	69	7-301-18539-1	Visual FoxPro 数据库设计案 例教程	谭红核	35
33	7-301-12394-2	C#.NET 课程设计指导	龚白霞	32	70	7-301-19313-6	Java 程序设计案例教程与实训	董迎幻	45
34	7-301-13259-3	VisualBasic .NET 课程设计指导	潘志红	30	71	7-301-19389-1	Visual FoxPro 实用教程与上 机指导(第2版)	马秀岭	40
35	7-301-12371-3	网络工程实用教程	汪新民	34	72	7-301-19435-5		尹景本	28
36	7-301-14132-8	J2EE 课程设计指导	王立丰	32	73	7-301-19388-4	Java 程序设计教程	张剑飞	35
37	7-301-21088-8	计算机专业英语(第2版)	张 勇	42	74	7-301-19386-0	计算机图形技术(第2版)	许承寿	44

序号	标准书号	书 名	主	编	定价	序号	标准书号	书 名	主 编	定价
75	7-301-15689-6	Photoshop CS5 案例教程 (第 2 版)	李建	芳	39	84	7-301-16824-0	软件测试案例教程	丁宋涛	28
76	7-301-18395-3	概率论与数理统计	姚喜	妍	29	85		ASP. NET 动态网页案例教程 (C#.NET 版)	江 红	45
77	7-301-19980-0	3ds Max 2011 案例教程	李建	芳	44	86	7-301-16528-7	C#程序设计	胡艳菊	40
78	7-301-20052-0	数据结构与算法应用实践教程	李文	书	36	87		C#面向对象程序设计及 实践教程	唐燕	45
79	7-301-12375-1	汇编语言程序设计	张宝	劍	36	88	7-301-21295-0	计算机专业英语	吴丽君	34
80	7-301-20523-5	Visual C++程序设计教程与上 机指导(第2版)	牛江	Л	40	89			姚玉霞	1
81			李挥	- 1	39	90	7-301-21367-4	计算机组成与结构实验实训 教程	姚玉霞	22
82	7-301-20898-4	SQL Server 2008 数据库应 用案例教程	钱哨		38	91	7-301-22119-8	UML 实用基础教程	赵春刚	36
83	7-301-21052-9	ASP.NET 程序设计与开发	张绍	兵	39			VA		

北京大学出版社电气信息类教材书目(已出版) 欢迎选订

序号	标准书号	书名	主编	定价	序号	标准书号	书 名	主 编	定价
1	7-301-10759-1	DSP 技术及应用	吴冬柏	26	38	7-5038-4400-3	工厂供配电	王玉华	34
2	7-301-10760-7	单片机原理与应用技术	魏立的	25	39	7-5038-4410-2	控制系统仿真	郑恩让	26
3	7-301-10765-2	电工学	蒋中	29	40	7-5038-4398-3	数字电子技术	李 元	27
4	7-301-19183-5	电工与电子技术(上册)(第2版)	吳舒舒	30	41	7-5038-4412-6	现代控制理论	刘永信	22
5	7-301-19229-0	电工与电子技术(下册)(第2版)	徐卓名	32	42	7-5038-4401-0	自动化仪表	齐志才	27
6	7-301-10699-0	电子工艺实习	周春阳	19	43	7-5038-4408-9	自动化专业英语	李国厚	32
7	7-301-10744-7	电子工艺学教程	张立拳	32	44	7-5038-4406-5	集散控制系统	刘翠玲	25
8	7-301-10915-6	电子线路 CAD	吕建平	34	45	7-301-19174-3	传感器基础(第2版)	赵玉刚	30
9	7-301-10764-1	数据通信技术教程	吴延浩	₹ 29	46	7-5038-4396-9	自动控制原理	潘丰	32
10	7-301-18784-5	数字信号处理(第2版)	图象	32	47	7-301-10512-2	现代控制理论基础(国家级十 五规划教材)	侯媛彬	20
11	7-301-18889-7	现代交换技术(第2版)	姚耳	36	48	7-301-11151-2	电路基础学习指导与典型题解	公茂法	32
12	7-301-10761-4	信号与系统	华岩	33	49	7-301-12326-3	过程控制与自动化仪表	张井岗	36
13	7-301-19318-1	信息与通信工程专业英语 (第2版)	韩定定	32	50	7-301-12327-0	计算机控制系统	徐文尚	28
14	7-301-10757-7	自动控制原理	袁德成	29	51	7-5038-4414-0	微机原理及接口技术	赵志诚	38
15	7-301-16520-1	高频电子线路(第2版)	宋树料	35_	52	7-301-10465-1	单片机原理及应用教程	范立南	30
16	7-301-11507-7	微机原理与接口技术	陈光军	34	53	7-5038-4426-4	微型计算机原理与接口技术	刘彦文	26
17	7-301-11442-1	MATLAB 基础及其应用教程	周开末	24	54	7-301-12562-5	嵌入式基础实践教程	杨刚	30
18	7-301-11508-4	计算机网络	郭银岩	31	55	7-301-12530-4	嵌入式 ARM 系统原理与实例 开发	杨宗德	25
19	7-301-12178-8	通信原理	隋晓红	32	56	7-301-13676-8	单片机原理与应用及 C51 程 序设计	唐 颖	30
20	7-301-12175-7	电子系统综合设计	郭リ	25	57	7-301-13577-8	电力电子技术及应用	张润和	38
21	7-301-11503-9	EDA 技术基础	赵明智	22	58	7-301-20508-2	电磁场与电磁波 (第2版)	邬春明	30
22	7-301-12176-4	数字图像处理	曹茂疗	23	59	7-301-12179-5	电路分析	王艳红	38
23	7-301-12177-1	现代通信系统	李白海	27	60	7-301-12380-5	电子测量与传感技术	杨雷	35
24	7-301-12340-9	模拟电子技术	陆秀名	28	61	7-301-14461-9	高电压技术	马水翔	28
25	7-301-13121-3	模拟电子技术实验教程	谭海岛	24	62	7-301-14472-5	生物医学数据分析及其 MATLAB实现	尚志刚	25
26	7-301-11502-2	移动通信	郭俊弘	22	63	7-301-14460-2	电力系统分析	曹娜	35
27	7-301-11504-6		梅开乡		64	7-301-14459-6	DSP 技术与应用基础	俞一彪	34
28	7-301-18860-6	运筹学(第2版)	吴亚丽	28	65	7-301-14994-2	综合布线系统基础教程	吴达金	24
29	7-5038-4407-2	传感器与检测技术	视诗书	30	66	7-301-15168-6	信号处理 MATLAB 实验教程	李 杰	20
30	7-5038-4413-3	单片机原理及应用	刘冈	24	67		电工电子实验教程	魏伟	26
31	7-5038-4409-6		杨天明	-	68		检测与控制实验教程	魏伟	_
32	7-5038-4411-9	电力电子技术	樊立沟	25	69	7-301-04595-4	电路与模拟电子技术	张绪光	35
33	7-5038-4399-0	电力市场原理与实践	邹 対	₹ 24	70	7-301-15458-8	信号、系统与控制理论(上、 下册)	邱德润	70
34	7-5038-4405-8	电力系统继电保护	马永翔	27	71		通信网的信令系统	张云麟	
35	7-5038-4397-6	电力系统自动化	孟祥忠	25	72		发电厂变电所电气部分	马水翔	35
36	7-5038-4404-1		韩顺:	-		7-301-16076-3		王震宇	
37	7-5038-4403-4	电器与 PLC 控制技术	陈志翁	Ť 38	74	7-301-16931-5	微机原理及接口技术	肖洪兵	32

序号	标准书号	书 名	主编	定价	序号	标准书号	书 名	主编	定价
75	7-301-16932-2	数字电子技术	刘金华	30	105	7-301-20340-8	信号与系统	李云红	29
76	7-301-16933-9		丁 红	32	106	7-301-20505-1	电路分析基础	吳舒辞	38
77	7-301-17540-8	单片机原理及应用教程	周广兴	40	107	7-301-20506-8	编码调制技术	黄平	26
78	7-301-17614-6	微机原理及接口技术实验指 导书	李干林	22	108	7-301-20763-5	网络工程与管理	谢慧	39
	7-301-12379-9		卢志茂	28	109	7-301-20845-8	单片机原理与接口技术实验 与课程设计	徐懂理	26
80	7-301-17382-4	离散信息论基础	范九伦	25	110	301-20725-3	模拟电子线路	宋树祥	38
81	7-301-17677-1	新能源与分布式发电技术	朱永强	32	111	7-301-21058-1	单片机原理与应用及其实验 指导书	邵发森	44
82	7-301-17683-2	光纤通信	李丽君	26	112	7-301-20918-9	Mathcad 在信号与系统中的 应用	郭仁春	30
83	7-301-17700-6	模拟电子技术	张绪光	36	113	7-301-20327-9	电工学实验教程	王士军	34
84	7-301-17318-3	ARM 嵌入式系统基础与开 发教程	丁文龙	36	114	7-301-16367-2	供配电技术	王玉华	49
85	7-301-17797-6	PLC 原理及应用	缪志农	26	115	7-301-20351-4	电路与模拟电子技术实验指 号书	唐 颖	26
86	7-301-17986-4	数字信号处理	王玉德	32	116	7-301-21247-9	MATLAB 基础与应用教程	王月明	32
87	7-301-18131-7	集散控制系统	周荣富	36	117	7-301-21235-6	集成电路版图设计	陆学斌	36
88	7-301-18285-7	电子线路 CAD	周荣富	41	118	7-301-21304-9	数字电子技术	秦长海	49
89	7-301-16739-7	MATLAB 基础及应用	李国朝	39	119	7-301-21366-7	电力系统继电保护(第2版)	马永翔	42
90	7-301-18352-6	信息论与编码	隋晓红	24 1	120	7-301-21450-3	模拟电子与数字逻辑	邬春明	39
91	7-301-18260-4	控制电机与特种电机及其 控制系统	孙冠群	42	121	7-301-21439-8	物联网概论	王金甫	42
92	7-301-18493-6	电工技术	张 莉	26	122	7-301-21849-5	微波技术基础及其应用	李泽民	49
93	7-301-18496-7	现代电子系统设计教程	宋晓梅	36	123	7-301-21688-0	电子信息与通信工程专业 英语	孙桂芝	36
94	7-301-18672-5	太阳能电池原理与应用	靳瑞緻	25	124	7-301-22110-5	传感器技术及应用电路项目 化教程	钱裕禄	30
95	7-301-18314-4	通信电子线路及仿真设计	王鲜芳	29	125	7-301-21672-9	单片机系统设计与实例开发 (MSP430)	顾涛	44
96	7-301-19175-0	单片机原理与接口技术	李 升	46	126	7-301-22112-9	自动控制原理	许丽佳	30
97	7-301-19320-4		刘维超	39	127	7-301-22109-9	DSP 技术及应用	董 胜	39
		电气信息类专业英语	缪志农	40			数字图像处理算法及应用	李文书	48
99	7-301-19451-5	嵌入式系统设计及应用	邢吉生	44	129	7-301-22111-2	平板显示技术基础	王丽娟	52
100	7-301-19452-2	电子信息类专业 MATLAB 实验教程	李明明	42	130	7-301-22448-9	自动控制原理	谭功全	44
101		物理光学理论与应用	宋贵才	32	131	7-301-22474-8	电子电路基础实验与课程设计	武林	36
102		综合布线系统管理教程	吴达金	39	132	7-301-22484-7		高心	30
103		物联网基础与应用	李蔚田	44	133		物联网技术案例教程	崔逊学	40
104	7-301-20339-2	数字图像处理	李云红	36	134	7-301-22598-1	实用数字电子技术	钱裕禄	30

相关教学资源如电子课件、电子教材、习题答案等可以登录 www.pup6.com 下载或在线阅读。

如您需要免费低质样书用于教学、欢迎登陆第六事业部门户网www.pup6.com)填表申请,并欢迎在线登记 这回到北京大学出版社来出版您的大作,也可下载相关表格填写后发到我们的邮箱,我们将及时与您取得联 系并做好全方位的服务。

扑六知识网将打造成全国最大的教育资源共享平台,欢迎您的加入——让知识有价值,让教学无界限,让 学习更轻松。

联系方式: 010-62750667, pup6_czq@163.com, szheng_pup6@163.com, linzhangbo@126.com, 欢迎来电来信咨询。